| 1 |
1
복수개의 메모리 셀을 포함하고, 3 상태 이상의 정보 저장이 가능한 메모리 셀을 적어도 하나 이상 포함하는 다준위 메모리 소자로서,적어도 하나의 메모리 셀은:제1 전극과 제2 전극;상기 제1 전극과 상기 제2 전극의 사이에 적층되고, 상기 제1 전극에 전기적으로 연결되는 전하 저장층; 및상기 전하 저장층과 상기 제2 전극의 사이에 적층되고, 상기 제2 전극에 전기적으로 연결되는 전하 장벽층을 포함하고,상기 전하 저장층은 양자점 및 전하 축적 물질을 포함하고, 상기 양자점과 상기 전하 축적 물질 및 상기 전하 장벽층에 의해 2중 양자 우물을 가지는 다준위 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 양자점은 상기 전하 축적 물질 보다 낮은 호모(HOMO) 준위를 가지는 코어/쉘(core/shell) 구조로 제공되는 다준위 메모리 소자
|
| 3 |
3
제2항에 있어서,상기 양자점은 CdSe/ZnS, PbS/CdS, CdSe/ZnSe, CdTe/ZnS, CdTe/CdSe, InP/ZnS 및 InP/ZnSe/ZnS 중의 적어도 하나의 코어/쉘 구조 양자점을 포함하는 다준위 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 전하 장벽층은 산화아연을 포함하는 다준위 메모리 소자
|
| 5 |
5
제2항에 있어서,상기 전하 축적 물질은 상기 전하 장벽층 및 상기 양자점 보다 높은 호모(HOMO) 준위를 가지고,상기 전하 축적 물질은 상기 제1 전극 및 상기 제2 전극 간에 인가되는 전압에 따라 호모(HOMO) 레벨에 전하를 축적하는 다준위 메모리 소자
|
| 6 |
6
제5항에 있어서,상기 양자점은 상기 코어/쉘 구조에 의해 상기 2중 양자 우물 중의 제1 양자 우물을 가지고,상기 전하 축적 물질은 상기 전하 장벽층 및 상기 양자점과의 에너지 준위차에 의해 상기 2중 양자 우물 중의 제2 양자 우물을 가지는 다준위 메모리 소자
|
| 7 |
7
제5항에 있어서,상기 전하 축적 물질은 상기 제1 전극으로부터의 전자 주입을 억제하여 전자를 구속시키는 전자주입 억제 기능을 가지는 다준위 메모리 소자
|
| 8 |
8
제5항에 있어서,상기 전하 축적 물질은 PVK(Poly(9-vinylcarbazole)), P3HT(Poly(3-hexylthiophene-2,5-diyl)), PCBM(Phenyl-C61-butyric acid methyl ester), Poly-TPD(Poly(N,N'-bis-4-butylphenyl-N,N'-bisphenyl)benzidine), 및 PVP(Polyvinylpyrrolidone) 중의 적어도 하나를 포함하는 다준위 메모리 소자
|
| 9 |
9
제1항에 있어서,상기 제1 전극과 상기 제2 전극 간에 전압을 인가하는 전압 인가부를 더 포함하고,상기 적어도 하나의 메모리 셀에 저장되는 상태 정보는 상기 전압 인가부에 의해 인가되는 상기 전압에 따라 변화되는 다준위 메모리 소자
|
| 10 |
10
제9항에 있어서,상기 전압 인가부는 서로 다른 제1 상태, 제2 상태 및 제3 상태 중의 어느 하나를 상기 메모리 셀에 저장하기 위해 상기 전압을 인가하고,상기 전압 인가부는:상기 메모리 셀에 상기 제1 상태를 저장하기 위해 미리 설정된 제1 기준 전압 보다 낮은 제1 전압을 인가하고;상기 메모리 셀에 상기 제2 상태를 저장하기 위해 상기 제1 기준 전압 보다 높고 미리 설정된 제2 기준 전압 보다 낮은 제2 전압을 인가하고; 그리고상기 메모리 셀에 상기 제3 상태를 저장하기 위해 상기 제2 기준 전압 보다 높은 제3 전압을 인가하도록 구성되는 다준위 메모리 소자
|
| 11 |
11
제9항에 있어서,상기 전압 인가부가 상기 제1 전압을 인가하면, 상기 제2 전극에서 주입된 정공이 터널링(tunneling)을 통해 상기 전하 저장층으로 주입되고, 상기 양자점에 형성되는 제1 양자 우물 및 상기 전하 축적물질에 형성되는 제2 양자 우물에 정공이 축적되어 상기 메모리 셀에 상기 제1 상태가 저장되는 다준위 메모리 소자
|
| 12 |
12
제9항에 있어서,상기 전압 인가부가 상기 제2 전압을 인가하면, 상기 전하 축적 물질에서의 전하 축적이 완료되어 축적 현상이 발생하지 않고 상기 양자점의 상기 제1 양자 우물에 전하가 축적되어 상기 메모리 셀에 상기 제2 상태가 저장되는 다준위 메모리 소자
|
| 13 |
13
제9항에 있어서,상기 전압 인가부가 상기 제3 전압을 인가하면, 상기 제2 전극에서 주입된 정공이 상기 전하 저장층을 통과하고, 상기 전하 저장층에 전하가 축적되지 않은 채로 상기 제1 전극으로 흐르게 되어 상기 메모리 셀에 상기 제3 상태가 저장되는 다준위 메모리 소자
|
| 14 |
14
제9항에 있어서,상기 메모리 셀에 저장된 상태를 읽는 읽기 동작을 수행하는 읽기 동작부를 더 포함하고,상기 전압 인가부는 상기 읽기 동작 시에 상기 제1 기준 전압 보다 낮은 미리 설정된 읽기 전압을 인가하고,상기 읽기 동작부는 상기 읽기 동작 시에 상기 메모리 셀로부터 출력되는 전류값에 따라 상기 메모리 셀에 저장된 상태를 판단하는 다준위 메모리 소자
|
| 15 |
15
제1항에 있어서,상기 전하 저장층은 상기 양자점과 상기 전하 축적 물질이 혼합된 층을 포함하는 다준위 메모리 소자
|
| 16 |
16
제1항에 있어서,상기 전하 저장층은 상기 양자점을 포함하는 제1 전하 저장층; 및상기 제1 전하 저장층과 상기 제2 전극의 사이에 적층되고, 상기 전하 축적 물질을 포함하는 제2 전하 저장층을 포함하는 다준위 메모리 소자
|
| 17 |
17
제16항에 있어서,상기 제1 전하 저장층과 상기 제1 전극 사이에 적층되고, 상기 제1 전극으로부터의 전자 주입을 억제하여 전자를 구속시키는 전자주입 억제층을 더 포함하고,상기 전자주입 억제층은 PVK(Poly(9-vinylcarbazole))를 포함하는 다준위 메모리 소자
|
| 18 |
18
3 상태 이상의 정보 저장이 가능한 메모리 셀을 제조하는 다준위 메모리 소자 제조 방법으로서,기판 상에 상기 전하 장벽층을 형성하는 단계;상기 전하 장벽층 상에 양자점과 전하 축적 물질을 포함하는 전하 저장층을 형성하는 단계; 및상기 전하 저장층 상에 전극을 형성하는 단계를 포함하고,상기 양자점과 상기 전하 축적 물질 및 상기 전하 장벽층에 의해 2중 양자 우물을 형성하는 다준위 메모리 소자 제조 방법
|
| 19 |
19
제18항에 있어서,상기 전하 장벽층을 형성하는 단계는 산화아연 나노입자를 포함하는 용액을 스핀 코팅한 후 어닐링하여 상기 전하 장벽층을 형성하는 단계를 포함하는 다준위 메모리 소자 제조 방법
|
| 20 |
20
제18항에 있어서,상기 전하 저장층을 형성하는 단계는 PVK(Poly(9-vinylcarbazole)) 및 코어/쉘(core/shell) 구조 양자점이 분산된 용액을 스핀 코팅한 후 어닐링하여 상기 전하 저장층을 형성하는 단계를 포함하는 다준위 메모리 소자 제조 방법
|
