1 |
1
트랜지스터의 제조방법에 있어서,기판 상에 식각정지층, 캡층을 포함하는 에피택셜층 및 유전체층을 형성하는 단계;상기 유전체층 상에 제1 레지스트(resist)층을 형성하고, 상기 제1 레지스트(resist)층에 제1 레지스트(resist) 패턴을 형성하는 단계;상기 제1 레지스트(resist) 패턴에 기초하여 상기 유전체층을 식각하고, 상기 제1 레지스트(resist) 패턴을 박리(resist strip) 하는 단계; 상기 식각된 유전체층에 기초하여 상기 캡층을 식각함으로써 재성장 영역을 형성하고, 상기 형성된 재성장 영역에 재성장 물질을 성장시키는 단계;상기 재성장 물질이 존재하는 상기 캡층 상에 제2 레지스트(resist)층을 형성하고, 제2 레지스트(resist) 패턴을 형성하는 단계;상기 형성된 제2 레지스트(resist) 패턴에 기초하여 상기 캡층의 일 영역을 식각하는 단계; 및 상기 식각된 캡층의 일 영역에 게이트를 증착하는 단계;를 포함하는 트랜지스터 제조방법
|
2 |
2
제1항에 있어서,상기 캡층의 일 영역을 식각하는 단계는,식각정지 장벽의 역할을 수행하는 상기 재성장 물질 및 상기 식각정지층에 기초하여 상기 재성장 물질 및 상기 식각정지층으로 둘러싸인 영역을 식각하는, 트랜지스터 제조방법
|
3 |
3
제1항에 있어서,상기 재성장 영역을 형성하는 단계는,제1 영역과 제2 영역이 이격되어 형성되고,상기 재성장 물질을 형성하는 단계는,상기 제1 영역 및 상기 제2 영역에 상기 재성장 물질을 성장시키는, 트랜지스터 제조방법
|
4 |
4
제1항에 있어서,상기 게이트를 증착하는 단계는,제1 간격과 제2 간격을 비대칭으로 형성하며,상기 제1 간격은 상기 재성장 물질이 성장된 제1 영역과 상기 형성된 게이트 간의 간격이고, 상기 제2 간격은 상기 재성장 물질이 성장된 제2 영역과 상기 형성된 게이트 간의 간격인, 트랜지스터 제조방법
|
5 |
5
제4항에 있어서,상기 제1 영역과 인접한 영역에 소스 전극을 형성하는 단계; 및상기 제2 영역과 인접한 영역에 드레인 전극을 형성하는 단계;를 더 포함하고,상기 게이트를 증착하는 단계는,상기 제1 간격이 상기 제2 간격보다 좁게 형성되는, 트랜지스터 제조방법
|
6 |
6
제1항에 있어서,상기 게이트는,T 형상으로 형성되는, 트랜지스터 제조방법
|
7 |
7
제1항에 있어서,상기 재성장 물질 및 상기 식각정지층은,P 성분을 포함하고,상기 캡층은As 성분을 포함하는, 트랜지스터 제조방법
|
8 |
8
삭제
|