맞춤기술찾기

이전대상기술

반도체 소자 및 그 제조 방법(SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF)

  • 기술번호 : KST2016015746
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 소자 및 이의 제조 방법이 개시된다. 본 발명에 의한 반도체 소자의 제조 방법은 기판상에 반도체층을 적층하는 단계, 기설정된 소스 구조, 드레인 구조 및 복수의 채널 구조를 갖도록 반도체층을 식각하는 단계, 식각된 반도체층 상에 포토 레지스트를 형성하는 단계, 복수의 채널 구조 사이에 형성된 포토 레지스트만을 유지시키고 나머지 포토 레지스트를 제거하는 단계, 복수의 채널 구조 및 복수의 채널 구조 사이에 형성된 포토 레지스트 상에 복수의 채널 구조를 연결하도록 게이트 전극을 형성하는 단계 및 복수의 채널 구조 사이에 형성된 포토 레지스트를 제거하는 단계를 포함한다.
Int. CL H01L 29/78 (2006.01) H01L 21/027 (2006.01) H01L 29/66 (2006.01)
CPC H01L 29/7855(2013.01) H01L 29/7855(2013.01) H01L 29/7855(2013.01) H01L 29/7855(2013.01)
출원번호/일자 1020150024179 (2015.02.17)
출원인 경북대학교 산학협력단
등록번호/일자
공개번호/일자 10-2016-0101503 (2016.08.25) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.02.17)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 임기식 대한민국 대구광역시 북구
2 이정희 대한민국 대구광역시 수성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이현수 대한민국 서울특별시 마포구 백범로 ***(신공덕동) 메트로디오빌빌딩 ****호(이현수상표특허법률사무소)
2 정홍식 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)
3 김태헌 대한민국 서울시 서초구 강남대로 *** 신덕빌딩 *층(나우특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대구광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.02.17 수리 (Accepted) 1-1-2015-0168470-40
2 선행기술조사의뢰서
Request for Prior Art Search
2016.01.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2016.03.10 수리 (Accepted) 9-1-2016-0012322-21
4 의견제출통지서
Notification of reason for refusal
2016.04.19 발송처리완료 (Completion of Transmission) 9-5-2016-0281616-74
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.06.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0581498-84
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.06.16 수리 (Accepted) 1-1-2016-0581484-45
7 거절결정서
Decision to Refuse a Patent
2016.10.11 발송처리완료 (Completion of Transmission) 9-5-2016-0728890-74
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.11.11 수리 (Accepted) 1-1-2016-1102172-83
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2016.11.11 보정승인 (Acceptance of amendment) 1-1-2016-1102173-28
10 등록결정서
Decision to Grant Registration
2016.11.29 발송처리완료 (Completion of Transmission) 9-5-2016-0859364-19
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 소자의 제조방법에 있어서,기판상에 반도체층을 적층하는 단계;기설정된 소스 구조, 드레인 구조 및 복수의 채널 구조를 갖도록 상기 반도체층을 식각하는 단계;식각된 상기 반도체층 상에 포토 레지스트를 형성하는 단계;상기 복수의 채널 구조 사이에 형성된 포토 레지스트만을 유지시키고 나머지 포토 레지스트를 제거하는 단계;상기 복수의 채널 구조 및 상기 복수의 채널 구조 사이에 형성된 포토 레지스트 상에 상기 복수의 채널 구조를 연결하도록 게이트 전극을 형성하는 단계; 및상기 복수의 채널 구조 사이에 형성된 포토 레지스트를 제거하는 단계;를 포함하는 제조 방법
2 2
제1항에 있어서,상기 게이트 전극을 형성하는 단계는,상기 복수의 채널 구조 및 상기 복수의 채널 구조 사이에 형성된 포토 레지스트 상의 일부에만 게이트 전극을 형성하여 상기 소스 구조 및 상기 드레인 구조와 이격되도록 게이트 전극을 형성하는 것을 특징으로 하는 제조 방법
3 3
제1항에 있어서,상기 나머지 포토 레지스트를 제거하는 단계는,상기 복수의 채널 구조 및 상기 복수의 채널 구조 사이에 형성된 포토 레지스트의 높이가 동일하도록 상기 나머지 포토 레지스트를 제거하고,상기 게이트 전극을 형성하는 단계는,상기 게이트 전극의 두께가 일정하도록 상기 게이트 전극을 형성하는 것을 특징으로 하는 제조 방법
4 4
제1항에 있어서,상기 게이트 전극을 형성하는 단계는,상기 복수의 채널 구조 및 상기 복수의 채널 구조 사이에 형성된 포토 레지스트 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 특징으로 하는 제조 방법
5 5
제1항에 있어서,상기 제거하는 단계는,E-beam 리소그래피 공정에 의해 상기 포토 레지스트를 제거하는 것을 특징으로 하는 제조 방법
6 6
제1항에 있어서,상기 반도체층은 GaN, AlGaN 및 InGaN 중 어느 하나로 형성된 질화물층인 것을 특징으로 하는 제조 방법
7 7
삭제
8 8
삭제
9 9
삭제
10 10
삭제
11 11
삭제
12 12
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육부 경북대학교 이공학학술연구조성 차세대 고성능 GaN 기반 Nanowire Gate-all-around (GAA) 소자 제작 및 특성 분석