| 1 |
1
기판;기판 위에 위치하는 게이트 절연막;상기 게이트 절연막 위에 위치하는 계면층; 및상기 계면층 위에 위치하는 반도체층을 포함하며,상기 계면층은 불소화 실리콘 산화물을 포함하고,상기 반도체층은 p-타입 산화물 반도체 물질을 포함하는 박막 트랜지스터 표시판
|
| 2 |
2
제1항에서,상기 p-타입 산화물 반도체 물질은 주석 산화물 또는 구리 산화물을 포함하는 박막 트랜지스터 표시판
|
| 3 |
3
제1항에서,상기 게이트 절연막은 실리콘 산화물 또는 실리콘 질화물을 포함하는 박막 트랜지스터 표시판
|
| 4 |
4
제1항에서,상기 계면층의 두께는 0
|
| 5 |
5
제1항에서,상기 반도체층은 주석 산화물을 포함하고,상기 박막 트랜지스터 표시판의 박막 트랜지스터의 문턱 전압은 3V 이하인 박막 트랜지스터 표시판
|
| 6 |
6
제1항에서,상기 반도체층은 주석 산화물을 포함하고,상기 박막 트랜지스터 표시판의 박막 트랜지스터의 문턱전압이하 스윙(Subthreshold Swing) 값이 6 (V/dec) 이하인 박막 트랜지스터 표시판
|
| 7 |
7
제1항에서,상기 기판과 상기 게이트 절연막 사이에 위치하는 게이트 전극을 더 포함하는 박막 트랜지스터 표시판
|
| 8 |
8
제1항에서,상기 반도체층 위에 위치하는 소스 전극 및 드레인 전극을 더 포함하는 박막 트랜지스터 표시판
|
| 9 |
9
제8항에서,상기 드레인 전극과 연결된 화소 전극을 더 포함하는 박막 트랜지스터 표시판
|
| 10 |
10
제1항에서,상기 계면층은 상기 게이트 절연막의 일부 영역 위에만 위치하는 박막 트랜지스터 표시판
|
| 11 |
11
기판;기판 위에 위치하는 반도체층; 상기 반도체층 위에 위치하는 계면층; 및상기 계면층 위에 위치하는 게이트 절연막을 포함하며,상기 계면층은 불소화 실리콘 산화물을 포함하고,상기 반도체층은 p-타입 산화물 반도체 물질을 포함하는 박막 트랜지스터 표시판
|
| 12 |
12
제11항에서,상기 p-타입 산화물 반도체 물질은 주석 산화물 또는 구리 산화물을 포함하는 박막 트랜지스터 표시판
|
| 13 |
13
제11항에서,상기 게이트 절연막은 실리콘 산화물 또는 실리콘 질화물을 포함하는 박막 트랜지스터 표시판
|
| 14 |
14
제11항에서,상기 계면층의 두께는 0
|
| 15 |
15
제11항에서,상기 반도체층은 주석 산화물을 포함하고,상기 박막 트랜지스터 표시판의 박막 트랜지스터의 문턱전압은 3V 이하인 박막 트랜지스터 표시판
|
| 16 |
16
제11항에서,상기 반도체층은 주석 산화물을 포함하고,상기 박막 트랜지스터 표시판의 박막 트랜지스터의 문턱전압이하 스윙(Subthreshold Swing) 값이 6 (V/dec) 이하인 박막 트랜지스터 표시판
|
| 17 |
17
제11항에서,상기 게이트 절연막 위에 위치하는 게이트 전극을 더 포함하는 박막 트랜지스터 표시판
|
| 18 |
18
제17항에서,상기 게이트 전극 위에 위치하는 절연막을 더 포함하는 박막 트랜지스터 표시판
|
| 19 |
19
제18항에서,상기 절연막 위에 위치하는 소스 전극 및 드레인 전극을 더 포함하는 박막 트랜지스터 표시판
|
| 20 |
20
제11항에서,상기 계면층은 상기 게이트 절연막의 일부 영역 아래에만 위치하는 박막 트랜지스터 표시판
|
