1 |
1
데이터를 전송하는 비트 라인과 반전 비트 라인을 구비하는 비트라인 쌍;워드라인;상기 워드 라인과 상기 비트라인 쌍에 연결되며 상기 워드라인이 활성화되면 상기 비트라인 쌍을 통하여 전송되는 상기 데이터를 저장하는 메모리 셀;매치 라인;서치 데이터를 전송하는 서치 라인과 반전 서치 라인을 구비하는 서치 라인 쌍;상기 메모리 셀과 상기 서치라인 쌍 및 상기 매치 라인에 연결되며, 상기 메모리 셀에 저장된 상기 데이터와 상기 서치 라인을 통하여 전송되는 서치 데이터에 응답하여 상기 매치 라인에 직렬 연결된 제 1 스위칭 소자를 온(ON) 또는 오프(OFF)시키는 제 1 비교부; 및상기 제 1 스위칭 소자가 오프(OFF)되면 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터에 응답하여 상기 매치라인을 그라운드 전압 또는 기 결정된 전압에 연결시키는 제 2 비교부를 포함하는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
2 |
2
제 1 항에 있어서, 상기 메모리 셀은,상기 데이터를 저장하는 저장부와, 상기 비트라인 쌍과 상기 저장부를 연결하고, 상기 비트라인 쌍을 통하여 입력되는 상기 데이터를 상기 저장부로 인가하는 연결수단을 구비하는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
3 |
3
제 2 항에 있어서, 상기 저장부는, 제 1 인버터 및 제 2 인버터를 구비하는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
4 |
4
제 2 항에 있어서, 상기 연결수단은, 워드라인에 연결되는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
5 |
5
제 1 항에 있어서,상기 제 1 비교부는, 상기 비트라인을 통하여 전송되는 데이터와 상기 서치 라인을 통하여 전송되는 상기 서치 데이터가 서로 일치하면 상기 제 1 스위칭 소자를 온(ON)시키고, 상기 비트라인을 통하여 전송되는 데이터와 상기 서치 라인을 통하여 전송되는 상기 서치 데이터가 서로 불일치하면 상기 제 1 스위칭 소자를 오프(OFF)시키는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
6 |
6
제 1 항에 있어서,상기 제 2 비교부는, 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터가 서로 일치하면, 상기 매치라인을 그라운드 전압에 연결시키고, 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터가 서로 불일치하면, 상기 매치라인을 기 결정된 전압에 연결시키는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
7 |
7
제 2 항에 있어서,상기 제 1 비교부는, 상기 서치라인과 상기 매치 라인에 직렬 연결된 상기 스위칭 소자를 연결하는 제 2 스위칭 소자를 구비하고, 상기 제 2 스위칭 소자는 상기 저장부에 연결되는 제어 입력을 구비하는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
8 |
8
제 1 항에 있어서,상기 제 2 비교부는,상기 매치 라인과 그라운드 전압을 직렬로 연결하는 제 3 스위칭 소자, 제 4 스위칭 소자, 제 5 스위칭 소자를 포함하고,상기 제 3 스위칭 소자는 상기 매치 라인과 상기 제 4 스위칭 소자를 연결하며, 상기 제 1 비교부에 연결되는 제어 입력을 구비하고,상기 제 4 스위칭 소자는 상기 제 3 스위칭 소자와 상기 제 5 스위칭 소자를 연결하고, 상기 서치라인에 연결되는 제어 입력을 구비하고,상기 제 5 스위칭 소자는 상기 제 4 스위칭 소자와 그라운드 전압을 연결하고, 상기 연산자 데이터가 제어 입력되는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
9 |
9
제 1 항에 있어서,상기 제 2 비교부는,상기 기 결정된 전압과 매치 라인을 직렬로 연결하는 제 6 스위칭 소자와 제 7 스위칭 소자;제 8 스위칭 소자; 제 1 연산 스위칭 소자; 제 2 연산 스위칭 소자;를 포함하고,상기 제 6 스위칭 소자는 상기 제 1 비교부에 연결되는 제어 입력을 구비하고,상기 제 7 스위칭 소자는 제 1 연산자 데이터와 제 2 연산자 데이터의 OR 연산 결과가 제어 입력되고,상기 제 8 스위칭 소자는 상기 매치라인과 상기 제 1 연산 스위칭 소자 및 제 2 연산 스위칭 소자와 연결되고, 상기 제 1 비교부의 반전 출력이 제어 입력되며, 상기 제 1 연산 스위칭 소자는 상기 반전 서치 라인과 상기 제 8 스위칭 소자와 연결되고, 제 1 연산자 데이터가 제어 입력되며,상기 제 2 연산 스위칭 소자는 상기 서치 라인과 상기 제 8 스위칭 소자와 연결되고, 제 2 연산자 데이터가 제어 입력되는 것을 특징으로 하는 범위 매칭 셀(Range-matching cell)
|
10 |
10
칼럼(column) 방향의 N개의 비트라인 쌍; 및상기 N 개의 비트라인 쌍 각각에 연결되는 N 개의 메모리 장치들을 구비하고,상기 각각의 메모리 장치는,상기 칼럼 방향의 비트라인 쌍으로부터 인가되는 데이터를 상기 메모리 장치로 전송하는 비트 라인과 반전 비트 라인을 구비하는 비트라인 쌍;워드라인;상기 워드 라인과 상기 비트라인 쌍에 연결되며 상기 워드라인이 활성화되면 상기 비트라인 쌍을 통하여 전송되는 상기 데이터를 저장하는 메모리 셀;매치 라인;서치 데이터를 전송하는 서치 라인과 반전 서치 라인을 구비하는 서치 라인 쌍;상기 메모리 셀과 상기 서치라인 쌍 및 상기 매치 라인에 연결되며, 상기 메모리 셀에 저장된 상기 데이터와 상기 서치 라인을 통하여 전송되는 서치 데이터에 응답하여 상기 매치 라인에 직렬 연결된 제 1 스위칭 소자를 온(ON) 또는 오프(OFF)시키는 제 1 비교부; 및상기 제 1 스위칭 소자가 오프(OFF)되면 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터에 응답하여 상기 매치라인을 그라운드 전압 또는 기 결정된 전압에 연결시키는 제 2 비교부를 포함하는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
11 |
11
제 10항에 있어서,상기 매치 라인은 그라운드 전압 및 인버터에 연결되는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
12 |
12
제 10 항에 있어서, 상기 메모리 셀은,상기 데이터를 저장하는 저장부와, 상기 비트라인 쌍과 상기 저장부를 연결하고, 상기 비트라인 쌍을 통하여 입력되는 상기 데이터를 상기 저장부로 인가하는 연결수단을 구비하는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
13 |
13
제 12 항에 있어서, 상기 저장부는, 제 1 인버터 및 제 2 인버터를 구비하는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
14 |
14
제 12 항에 있어서, 상기 연결수단은, 워드라인에 연결되는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
15 |
15
제 10 항에 있어서,상기 제 1 비교부는, 상기 비트라인을 통하여 전송되는 데이터와 상기 서치 라인을 통하여 전송되는 상기 서치 데이터가 서로 일치하면 상기 제 1 스위칭 소자를 온(ON)시키고, 상기 비트라인을 통하여 전송되는 데이터와 상기 서치 라인을 통하여 전송되는 상기 서치 데이터가 서로 불일치하면 상기 제 1 스위칭 소자를 오프(OFF)시키는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
16 |
16
제 10 항에 있어서,상기 제 2 비교부는, 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터가 서로 일치하면, 상기 매치라인을 그라운드 전압에 연결시키고, 상기 서치 라인을 통하여 전송되는 상기 서치 데이터와 저장된 연산자 데이터가 서로 불일치하면, 상기 매치라인을 기 결정된 전압에 연결시키는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
17 |
17
제 12 항에 있어서,상기 제 1 비교부는, 상기 서치라인과 상기 매치 라인에 직렬 연결된 상기 스위칭 소자를 연결하는 제 2 스위칭 소자를 구비하고, 상기 제 2 스위칭 소자는 상기 저장부에 연결되는 제어 입력을 구비하는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
18 |
18
제 10 항에 있어서,상기 제 2 비교부는,상기 매치 라인과 그라운드 전압을 직렬로 연결하는 제 3 스위칭 소자, 제 4 스위칭 소자, 제 5 스위칭 소자를 포함하고,상기 제 3 스위칭 소자는 상기 매치 라인과 상기 제 4 스위칭 소자를 연결하며, 상기 제 1 비교부에 연결되는 제어 입력을 구비하고,상기 제 4 스위칭 소자는 상기 제 3 스위칭 소자와 상기 제 5 스위칭 소자를 연결하고, 상기 서치라인에 연결되는 제어 입력을 구비하고,상기 제 5 스위칭 소자는 상기 제 4 스위칭 소자와 그라운드 전압을 연결하고, 상기 연산자 데이터가 제어 입력되는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|
19 |
19
제 10 항에 있어서,상기 제 2 비교부는,상기 기 결정된 전압과 매치 라인을 직렬로 연결하는 제 6 스위칭 소자와 제 7 스위칭 소자;제 8 스위칭 소자; 제 1 연산 스위칭 소자; 제 2 연산 스위칭 소자;를 포함하고,상기 제 6 스위칭 소자는 상기 제 1 비교부에 연결되는 제어 입력을 구비하고,상기 제 7 스위칭 소자는 제 1 연산자 데이터와 제 2 연산자 데이터의 OR 연산 결과가 제어 입력되고,상기 제 8 스위칭 소자는 상기 매치라인과 상기 제 1 연산 스위칭 소자 및 제 2 연산 스위칭 소자와 연결되고, 상기 제 1 비교부의 반전 출력이 제어 입력되며, 상기 제 1 연산 스위칭 소자는 상기 반전 서치 라인과 상기 제 8 스위칭 소자와 연결되고, 제 1 연산자 데이터가 제어 입력되며,상기 제 2 연산 스위칭 소자는 상기 서치 라인과 상기 제 8 스위칭 소자와 연결되고, 제 2 연산자 데이터가 제어 입력되는 것을 특징으로 하는 범위 매칭 셀을 이용한 캠(Content addressable memories)
|