맞춤기술찾기

이전대상기술

수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법

  • 기술번호 : KST2015137267
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실리콘 핀에 수직으로 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법에 관한 것으로, 하나의 비트 라인이 추가될 때마다 2 비트씩 증가함으로써, 노아 어레이에서도 얼마든지 고집적화가 가능한 장점이 있고, 실리콘 핀 양쪽으로 하나로 연결되거나 두 개 이상으로 분리된 불순물 도핑층을 동일 비트 라인으로 함으로써, 종래 실리콘 핀 양쪽에 형성된 비트간의 간섭(PCI) 문제점을 원천적으로 해결할 수 있고, 확산된 불순물 도핑층을 비트 라인으로 사용함으로써, 상하 비트 라인들 간의 비대칭성 문제도 근본적으로 해결할 수 있으며, 각 실리콘 핀의 가장 하부에 위치하며 분리되거나 연결된 불순물 도핑층을 하나의 최저 비트 라인으로 구성함으로써, 종래 하부 비트 라인들 간의 누설전류 문제는 더 이상 문제되지 않게 한 효과가 있다. 또한, 본 발명에 의한 어레이 제조방법은 단순히 질화막 등의 하드 마스크를 이용하여 실리콘 기판의 식각-003e#이온 주입-003e#어닐링 공정을 반복적으로 실시함으로써, 원하는 복수 개의 비트 라인들을 적층 할 수 있는 것이어서 공정이 간단하고 제조비용이 저렴한 효과가 있다. 수직 채널, 다중 비트 라인, 노아, 플래시 메모리, 어레이
Int. CL H01L 21/8247 (2006.01.01) H01L 27/115 (2017.01.01)
CPC H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01)
출원번호/일자 1020080090354 (2008.09.12)
출원인 서울대학교산학협력단
등록번호/일자 10-1037649-0000 (2011.05.23)
공개번호/일자 10-2010-0031319 (2010.03.22) 문서열기
공고번호/일자 (20110527) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.09.12)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 윤장근 대한민국 대전광역시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.09.12 수리 (Accepted) 1-1-2008-0648486-64
2 선행기술조사의뢰서
Request for Prior Art Search
2010.06.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2010.07.16 수리 (Accepted) 9-1-2010-0044747-98
4 의견제출통지서
Notification of reason for refusal
2010.08.26 발송처리완료 (Completion of Transmission) 9-5-2010-0373934-40
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.10.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0686552-18
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.10.25 수리 (Accepted) 1-1-2010-0686557-46
7 등록결정서
Decision to grant
2011.02.23 발송처리완료 (Completion of Transmission) 9-5-2011-0105643-30
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
적어도 하나 이상의 실리콘 핀이 형성된 실리콘 기판과; 상기 각 실리콘 핀에 상, 하로 이격되며 형성된 복수 개의 비트 라인들과; 상기 각 실리콘 핀을 감싸며 상기 각 비트 라인 방향으로 일정 거리 이격되며 형성된 복수 개의 워드 라인들을 포함하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이
2 2
제 1 항에 있어서, 상기 각 비트 라인은 하나로 연결되거나 두 개 이상으로 분리된 불순물 도핑층으로 형성된 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이
3 3
제 2 항에 있어서, 상기 복수 개의 비트 라인들 중 상기 각 실리콘 핀의 가장 하부에 위치하는 최저 비트 라인은 하나로 연결된 불순물 도핑층으로 형성되거나 트렌치 절연막을 사이에 두고 이웃 최저 비트 라인과 전기적으로 분리된 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이
4 4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 각 실리콘 핀의 적어도 양 측면과 상기 각 워드 라인 사이에는 비전도성의 전하 트랩층를 포함한 2 이상의 절연막층이 형성되어 있는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이
5 5
실리콘 기판에 형성된 마스크 패턴을 따라 상기 실리콘 기판을 식각하여 제 1 트렌치 및 복수 개의 실리콘 핀을 형성하는 제 1 단계와; 상기 기판에 이온 주입 및 어닐링 공정을 수행하는 제 2 단계와; 상기 마스크를 이용 다시 상기 제 1 트렌치 바닥을 식각하여 상기 각 실리콘 핀의 높이를 키우며 제 2 트렌치를 형성하는 제 3 단계와; 상기 제 2 단계 및 상기 제 3 단계를 1번 이상 반복한 후 상기 마스크를 제거한 다음 이온 주입 및 어닐링 공정을 수행하는 제 4 단계와; 상기 각 실리콘 핀의 적어도 양 측면에 전하저장소를 형성하도록 상기 기판 전면에 2 이상의 절연막층을 형성하는 제 5 단계와; 상기 기판 전면에 게이트 물질을 증착하고 식각하여 복수 개의 워드 라인들을 만드는 제 6 단계를 포함하여 구성된 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
6 6
제 5 항에 있어서, 상기 제 2 단계의 상기 이온 주입 및 어닐링 공정은 상기 기판 전면에 절연막을 증착하고 비등방성으로 식각하여 상기 각 실리콘 핀의 양 측면에 절연막 측벽을 형성한 후에 진행하고, 상기 제 3 단계의 상기 제 2 트렌치 형성은 상기 절연막 측벽을 제거한 다음에 진행하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
7 7
제 6 항에 있어서, 상기 제 4 단계로 상기 마스크를 제거한 다음의 이온 주입 및 어닐링 공정은 상기 기판 전면에 다시 절연막을 증착하고 비등방성으로 식각하여 상기 각 실리콘 핀의 양 측면에 절연막 측벽을 형성한 후에 진행하고, 상기 제 5 단계로 상기 2 이상의 절연막층을 형성하는 것은 상기 제 4 단계의 절연막 측벽을 제거한 다음에 진행하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
8 8
제 5 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 4 단계에서 행하는 모든 어닐링 공정은 상기 각 실리콘 핀의 양측에 형성된 불순물 도핑층이 서로 만날 수 있도록 공정 조건을 조절한 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
9 9
제 8 항에 있어서, 상기 제 4 단계에서 행하는 모든 어닐링 공정은 상기 각 실리콘 핀에 상, 하로 복수 개 형성된 불순물 도핑층의 간격이 일정하도록 공정 조건을 조절한 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
10 10
제 8 항에 있어서, 상기 마스크 및 상기 절연막은 산화막 또는 질화막이고, 상기 전하저장소는 비전도성인 전하 트랩층으로, 상기 2 이상의 절연막층은 산화막으로 각각 형성하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
11 11
실리콘 기판에 이온 주입 후 형성된 마스크 패턴을 따라 상기 실리콘 기판을 식각하여 제 1 트렌치 및 복수 개의 실리콘 핀을 형성하는 제 1 단계와; 상기 기판에 이온 주입 및 어닐링 공정을 수행하는 제 2 단계와; 상기 마스크를 이용 다시 상기 제 1 트렌치 바닥을 식각하여 상기 각 실리콘 핀의 높이를 키우며 제 2 트렌치를 형성하는 제 3 단계와; 상기 제 2 단계 및 상기 제 3 단계를 1번 이상 반복한 후 드러난 트렌치 하부에 절연물질을 채워 트렌치 절연막을 형성하고 상기 마스크를 제거하는 제 4 단계와; 상기 트렌치 절연막 위로 드러난 각 실리콘 핀의 적어도 양 측면에 전하저장소를 형성하도록 상기 기판 전면에 2 이상의 절연막층을 형성하는 제 5 단계와; 상기 기판 전면에 게이트 물질을 증착하고 식각하여 복수 개의 워드 라인들을 만드는 제 6 단계를 포함하여 구성된 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
12 12
제 11 항에 있어서, 상기 제 2 단계의 상기 이온 주입 및 어닐링 공정은 상기 기판 전면에 절연막을 증착하고 비등방성으로 식각하여 상기 각 실리콘 핀의 양 측면에 절연막 측벽을 형성한 후에 진행하고, 상기 제 3 단계의 상기 제 2 트렌치 형성은 상기 절연막 측벽을 제거한 다음에 진행하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
13 13
삭제
14 14
제 11 항 또는 제 12 항에 있어서, 상기 제 4 단계에서 행하는 모든 어닐링 공정은 상기 각 실리콘 핀의 양측에 형성된 불순물 도핑층이 서로 만날 수 있도록 공정 조건을 조절한 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
15 15
제 14 항에 있어서, 상기 제 4 단계에서 행하는 모든 어닐링 공정은 상기 각 실리콘 핀에 상, 하로 복수 개 형성된 불순물 도핑층의 간격이 일정하도록 공정 조건을 조절한 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
16 16
제 14 항에 있어서, 상기 마스크, 상기 절연막 및 상기 트렌치 절연막은 산화막 또는 질화막이고, 상기 전하저장소는 비전도성인 전하 트랩층으로, 상기 2 이상의 절연막층은 산화막으로 각각 형성하는 것을 특징으로 하는 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.