맞춤기술찾기

이전대상기술

기둥형 단결정 채널 및 가상 소스/드레인을 갖는 낸드 플래시 메모리 어레이 및 그 제조방법

  • 기술번호 : KST2015135279
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 기둥형상의 단결정 채널 및 프린징 필드(fringing field)에 의한 가상 소스/드레인을 갖는 낸드 플래시 메모리 어레이 및 그 제조방법에 관한 것으로, 기판을 식각하여 만든 k x n개의 단결정 실리콘 기둥들로 액티브 영역을 형성하고, 수직으로 m개의 워드라인들 및 제어 수단(공통소스영역, 하부 선택 게이트, 및 상부 선택 게이트들)을 형성함으로써, 간단한 공정에 의하여 3차원적으로 집적도를 얼마든지 늘릴 수 있고, 각 셀의 바디가 기판과 연결되어 통상의 지우기 동작이 가능하며, 단결정 채널에 의한 전하 캐리어 이동도(mobility)를 높일 수 있는 효과가 있다. 기둥, 단결정채널, 프린징필드, 낸드, 플래시, 메모리, 어레이
Int. CL H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01)
CPC H01L 27/11578(2013.01) H01L 27/11578(2013.01) H01L 27/11578(2013.01) H01L 27/11578(2013.01)
출원번호/일자 1020090094928 (2009.10.07)
출원인 서울대학교산학협력단
등록번호/일자 10-1069420-0000 (2011.09.26)
공개번호/일자 10-2011-0037470 (2011.04.13) 문서열기
공고번호/일자 (20110930) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.10.07)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 심원보 대한민국 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.10.07 수리 (Accepted) 1-1-2009-0612986-38
2 의견제출통지서
Notification of reason for refusal
2011.02.09 발송처리완료 (Completion of Transmission) 9-5-2011-0070601-13
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.04.11 수리 (Accepted) 1-1-2011-0264105-82
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.04.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0264037-75
5 등록결정서
Decision to grant
2011.06.29 발송처리완료 (Completion of Transmission) 9-5-2011-0358516-17
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
p형 단결정 실리콘 기판과; 상기 기판 상에 상기 기판과 동일한 물질로 일정거리 이격되며 k x n개 형성된 기둥들과; 상기 기둥들 사이의 상기 기판 상측에 n형 불순물 도핑층으로 형성된 공통소스영역과; 상기 공통소스영역 및 상기 각 기둥 상에 제 1 절연막을 사이에 두고 형성된 하부 선택 게이트와; 상기 하부 선택 게이트 및 상기 각 기둥 상에 제 2 절연막과 도전층이 m번 반복 적층하여 형성된 m개의 워드라인들과; 상기 m개의 워드라인들 중 최상위 워드라인을 이루는 상기 도전층 및 상기 각 기둥 상에 제 3 절연막을 사이에 두고 상기 기둥들의 k개 행(row)에 맞추어 형성된 k개의 상부 선택 게이트들과; 상기 각 상부 선택 게이트에 노출된 상기 각 기둥의 상부에 제 2의 n형 불순물 도핑층이 형성되고, 상기 각 상부 선택 게이트 및 상기 제 2의 n형 불순물 도핑층이 형성된 상기 각 기둥 상에 제 4 절연막을 사이에 두고 상기 기둥들의 n개 열(column)에 맞추어 상기 제 2의 n형 불순물 도핑층이 형성된 상기 각 기둥의 상단과 전기적으로 접속되도록 형성된 n개의 비트라인들을 포함하여 구성되되, 상기 기둥들은 상기 공통소스영역의 하부에 위치한 기판과 일체로 하나의 p형 바디로 서로 연결된 것을 특징으로 하는 낸드 플래시 메모리 어레이
2 2
제 1 항에 있어서, 상기 제 2 절연막은, 상기 하부 선택 게이트 및 상기 각 기둥 상에는 터널링산화막/질화막/블로킹산화막 순으로 형성되고, 상기 도전층 사이에는 상기 블로킹산화막과 동일한 물질의 산화막이 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이
3 3
제 2 항에 있어서, 상기 제 1 절연막은 실리콘 산화막이고, 상기 제 3 절연막은 상기 각 기둥 상에는 터널링산화막/질화막/블로킹산화막 순으로 형성되고, 상기 도전층 상에는 상기 블로킹산화막과 동일한 물질의 산화막이 형성되고, 상기 제 4 절연막은 상기 각 기둥 상에는 터널링산화막/질화막/블로킹산화막 순으로 형성되고, 상기 상부 선택 게이트 상에는 산화막으로 채워진 것을 특징으로 하는 낸드 플래시 메모리 어레이
4 4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 도전층 사이의 제 2 절연막 두께는 2~50 nm인 것을 특징으로 하는 낸드 플래시 메모리 어레이
5 5
제 4 항에 의한 낸드 플래시 메모리 어레이를 제조하는 방법에 있어서, p형 단결정 실리콘 기판 상에 산화막 및 질화막을 순차 적층하고, 상기 기판을 식각하여 k x n 개의 단결정 실리콘 기둥들을 형성하는 제 1 단계와; 상기 기판과 수직하게 이온주입하여 상기 기둥들 사이로 드러난 식각된 상기 기판 상측에 n형 불순물 도핑층으로 공통소스영역을 형성하는 제 2 단계와; 상기 공통소스영역 및 상기 각 기둥 상에 산화막을 형성하여 하부 선택 게이트의 절연막을 형성하는 제 3 단계와; 상기 기판 전면에 게이트 물질을 증착하고 식각하여 하부 선택 게이트를 형성하는 제 4 단계와; 상기 하부 선택 게이트 상으로 노출된 상기 하부 선택 게이트의 절연막을 제거하고, 상기 하부 선택 게이트 및 상기 각 기둥 상에 터널링산화막/질화막/블로킹산화막을 형성하는 제 5 단계와; 상기 기판 전면에 도전층 및 산화막을 m번 반복 적층 형성하며 m개의 워드라인들을 형성하는 제 6 단계와; 상기 기판 전면에 다시 게이트 물질을 증착하고 식각하여, 상기 기둥들의 k개 행(row)에 맞추어 동일한 행으로 배열된 기둥들은 하나의 게이트로 감싸며 형성되도록 k개의 상부 선택 게이트들을 형성하는 제 7 단계와; 상기 기판 전면에 산화막을 채우고 CMP 공정으로 평탄화시킨 다음, 상기 각 기둥의 상부가 드러나도록 상기 산화막 및 상기 질화막을 식각하는 제 8 단계와; 상기 기판에 이온주입하여 상기 드러난 실리콘 기둥의 상부에 n형 불순물 도핑층을 형성하는 제 9 단계와; 상기 기판 전면에 도전층을 형성하고 식각하여 상기 기둥들의 n개 열(column)에 맞추어 동일한 열로 배열된 기둥들의 상단은 하나의 비트라인이 전기적으로 접속되도록 n개의 비트라인들을 형성하는 제 10 단계를 포함하여 구성된 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법
6 6
제 5 항에 있어서, 상기 제 6 단계의 상기 m개의 워드라인들 형성은, 도전성 물질을 기판 전면에 증착하고 CMP 공정으로 평탄화시키는 제 6-1 단계와; 상기 도전성 물질을 건식 식각으로 리세스(recess) 방식으로 식각하여 도전층을 형성하는 제 6-2 단계와; 상기 도전층 상으로 노출된 상기 각 기둥의 블로킹산화막을 제거하는 제 6-3 단계와; 상기 도전층 및 각 기둥 상에 다시 블로킹산화막을 형성하는 제 6-4 단계와; 상기 제 6-1 단계 내지 상기 제 6-4 단계를 m-1번 반복하는 제 6-5 단계를 포함하여 구성된 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법
7 7
제 6 항에 있어서, 상기 제 5 단계의 상기 하부 선택 게이트의 절연막의 제거 및 상기 제 6-3 단계의 블로킹산화막의 제거는 습식 식각에 의하는 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법
8 8
제 6 항에 있어서, 상기 게이트 물질 및 상기 도전성 물질은 불순물이 도핑된 실리콘계 물질 또는 금속이고, 상기 n개의 비트라인들을 형성하는 도전층은 금속인 것을 특징으로 하는 낸드 플래시 메모리 어레이의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.