요약 | 본 발명은 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터 및 그 제조 방법에 관한 것이다. 상기 Fin 전계효과트랜지스터는 벌크 실리콘 기판, 상기 기판위에 패터닝되어 형성된 담장형 바디, 상기 기판의 표면과 상기 담장형 바디의 일정 높이까지 형성된 절연막, 상기 절연막이 형성되지 않은 상기 담장형 바디의 측벽 및 상부 표면에 형성되는 게이트 절연막, 상기 게이트 절연막위에 형성되는 게이트 전극, 상기 게이트 전극이 형성되지 않은 상기 담장형 바디의 소정의 영역에 형성되는 소오스/드레인 영역을 포함한다. 상기 게이트 전극은 일함수가 서로 다른 제1 게이트 전극 및 제2 게이트 전극이 서로 접촉되어 형성되고, 특히 일함수가 작은 제2 게이트 전극이 드레인 쪽으로 배치되도록 한다. 그 결과, 본 발명에 따른 FinFET은 게이트 전극에 일함수가 큰 물질을 사용하여 문턱전압을 증가시키되, 드레인과 겹치는 게이트 전극의 일함수를 낮춤으로써 GIDL(Gate Induced Drain Leakage)을 감소시킬 수 있게 된다. 이중/삼중-게이트, 담장형 바디, FinFET, 나노 소자, GIDL |
---|---|
Int. CL | B82Y 40/00 (2011.01) H01L 29/78 (2011.01) H01L 21/336 (2011.01) |
CPC | H01L 29/7851(2013.01) H01L 29/7851(2013.01) H01L 29/7851(2013.01) H01L 29/7851(2013.01) H01L 29/7851(2013.01) H01L 29/7851(2013.01) |
출원번호/일자 | 1020060084370 (2006.09.01) |
출원인 | 경북대학교 산학협력단 |
등록번호/일자 | 10-0748261-0000 (2007.08.03) |
공개번호/일자 | |
공고번호/일자 | (20070809) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2006.09.01) |
심사청구항수 | 34 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 경북대학교 산학협력단 | 대한민국 | 대구광역시 북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이종호 | 대한민국 | 대구 수성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김일환 | 대한민국 | 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩) |
2 | 이지연 | 대한민국 | 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서울대학교산학협력단 | 서울특별시 관악구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2006.09.01 | 수리 (Accepted) | 1-1-2006-0635563-19 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2007.04.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 대리인변경신고서 Agent change Notification |
2007.05.09 | 수리 (Accepted) | 1-1-2007-0343591-06 |
4 | 선행기술조사보고서 Report of Prior Art Search |
2007.05.10 | 수리 (Accepted) | 9-1-2007-0027219-66 |
5 | 등록결정서 Decision to grant |
2007.07.19 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0388001-25 |
6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
번호 | 청구항 |
---|---|
1 |
1 벌크 실리콘 기판; 상기 기판을 패터닝하여 형성되며, 소정의 높이와 폭, 및 소정의 길이를 갖는 담장 형태로 이루어지는 담장형 바디; 전기적 절연 물질로 이루어지며, 상기 기판의 표면 및 상기 담장형 바디의 제1 높이까지 형성되는 절연막; 상기 절연막위로 돌출된 담장형 바디의 측벽 및 상부 표면에 형성되는 게이트 절연막;상기 게이트 절연막 및 상기 절연막 위에 형성되되, 상기 담장형 바디의 길이 방향과는 수직 방향으로 형성되는 게이트 전극;상기 담장형 바디 중 상기 게이트 전극이 형성되지 않은 영역에 형성되는 소스/드레인 영역;을 포함하며, 상기 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극과 전기적으로 결합된 제2 게이트 전극으로 이루어지며, 상기 제2 게이트 전극은 제1 게이트 전극의 일함수보다 낮은 일함수를 가지며, 상기 제2 게이트 전극은 상기 제1 게이트 전극의 한쪽 측면에 형성되되 드레인 영역 쪽에 형성되는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터 |
2 |
2 벌크 실리콘 기판; 상기 기판을 패터닝하여 형성되며, 소정의 높이와 폭, 및 소정의 길이를 갖는 담장 형태로 이루어지는 담장형 바디; 전기적 절연 물질로 이루어지며, 상기 기판의 표면 및 상기 담장형 바디의 제1 높이까지 형성되는 절연막; 상기 절연막위로 돌출된 담장형 바디의 측벽 및 상부 표면에 형성되는 게이트 절연막;상기 게이트 절연막 및 상기 절연막 위에 형성되되, 상기 담장형 바디의 길이 방향과는 수직 방향으로 형성되는 게이트 전극;상기 담장형 바디 중 상기 게이트 전극이 형성되지 않은 영역에 형성되는 소스/드레인 영역;을 포함하며, 상기 게이트 전극은 제1 게이트 전극, 상기 제2 게이트 전극 및 상기 제1 게이트 전극과 제2 게이트 전극의 사이에 배치되는 격리용 절연막으로 이루어지며, 상기 제2 게이트 전극은 상기 제1 게이트 전극보다 낮은 일함수를 가지며, 상기 제2 게이트 전극은 상기 격리용 절연막을 개재하여 제1 게이트 전극의 한쪽 측면에 형성되되 드레인 영역 쪽에 형성되는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터 |
3 |
3 벌크 실리콘 기판; 상기 기판을 패터닝하여 형성되며, 소정의 높이와 폭, 및 소정의 길이를 갖는 담장 형태로 이루어지는 담장형 바디; 전기적 절연 물질로 이루어지며, 상기 기판의 표면 및 상기 담장형 바디의 제1 높이까지 형성되는 절연막; 상기 절연막위로 돌출된 담장형 바디의 측벽 및 상부 표면에 형성되는 게이트 절연막;상기 게이트 절연막 및 상기 절연막 위에 형성되되, 상기 담장형 바디의 길이 방향과는 수직 방향으로 형성되는 게이트 전극;상기 담장형 바디 중 상기 게이트 전극이 형성되지 않은 영역에 형성되는 소스/드레인 영역;을 포함하며, 상기 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극의 양측면에 각각 형성되는 제2 게이트 전극들로 이루어지며, 상기 제2 게이트 전극들은 상기 제1 게이트 전극보다 낮은 일함수를 가지며, 상기 제2 게이트 전극은 상기 제1 게이트 전극의 양측면에 각각 형성되되 소오스 및 드레인 영역 쪽에 각각 형성되는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터 |
4 |
4 벌크 실리콘 기판; 상기 기판을 패터닝하여 형성되며, 소정의 높이와 폭, 및 소정의 길이를 갖는 담장 형태로 이루어지는 담장형 바디; 전기적 절연 물질로 이루어지며, 상기 기판의 표면 및 상기 담장형 바디의 제1 높이까지 형성되는 절연막; 상기 절연막위로 돌출된 담장형 바디의 측벽 및 상부 표면에 형성되는 게이트 절연막;상기 게이트 절연막 및 상기 절연막 위에 형성되되, 상기 담장형 바디의 길이 방향과는 수직 방향으로 형성되는 게이트 전극;상기 담장형 바디 중 상기 게이트 전극이 형성되지 않은 영역에 형성되는 소스/드레인 영역;을 포함하며, 상기 게이트 전극은 제1 게이트 전극, 상기 제1 게이트 전극의 양측면에 각각 형성되는 제2 게이트 전극들, 및 상기 제1 게이트 전극과 상기 제2 게이트 전극의 사이에 배치되는 격리용 절연막들로 이루어지며, 상기 제2 게이트 전극들은 상기 제1 게이트 전극보다 낮은 일함수를 가지며, 상기 제2 게이트 전극들은 상기 제1 게이트 전극의 양측면에 각각 형성되되 소오스 및 드레인 영역 쪽에 각각 형성되는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터 |
5 |
5 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연막은 상기 기판 및 상기 담장형 바디의 측면에 형성되는 열산화막, 및 상기 열산화막위에 증착되어 해당 소자를 인접한 소자와 전기적으로 분리시키는 소자 격리막을 포함하는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계 효과 트랜지스터 |
6 |
6 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연막은 상기 기판 및 상기 담장형 바디의 측면에 형성되는 열산화막, 상기 열산화막위에 형성되는 질화막, 및상기 질화막의 상부에 증착되어 해당 소자를 인접한 소자와 전기적으로 분리시키는 필드 절연막을 포함하는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계 효과 트랜지스터 |
7 |
7 제6항에 있어서, 상기 열산화막 위에 형성되는 질화막의 두께는 2 nm ~ 200 nm 사이에서 결정되며, 상기 담장형 바디의 상부 표면에서 2 nm ~ 200 nm 사이의 범위에서 질화막을 수직방향을 식각하여 담장형 바디의 측벽을 드러나게 하고 필드 절연막의 두께는 담장형 바디의 표면 근처까지 형성된 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
8 |
8 제1항 및 제4항 중 어느 한 항에 있어서, 상기 담장형 바디의 높이는 상기 기판의 표면으로부터 50 nm ~ 900 nm의 범위이며, 상기 담장형 바디의 폭은 2 nm ~ 200 nm 범위에서 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
9 |
9 제1항 및 제4항 중 어느 한 항에 있어서, 상기 담장형 바디의 상부 표면의 모서리 부분은 원형으로 이루어진 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
10 |
10 제1항 및 제4항 중 어느 한 항에 있어서, 상기 담장형 바디의 폭은 담장형 바디의 표면에서 기판까지 균일하게 유지하거나 |
11 |
11 제1항 및 제4항 중 어느 한 항에 있어서, 상기 담장형 바디의 측면에 형성되는 측면 채널의 높이는 2 nm ~ 200 nm 사이의 범위에서 결정되는 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
12 |
12 제1항 및 제4항 중 어느 한 항에 있어서, 상기 게이트 절연막 중 상기 담장형 바디의 측면에 형성되는 게이트 절연막의 두께는 0 |
13 |
13 제1항 및 제4항 중 어느 한 항에 있어서, 상기 담장형 바디의 측면 및 상부에 형성되는 게이트 절연막의 두께는 채널의 안쪽에서는 0 |
14 |
14 제1항 및 제4항 중 어느 한 항에 있어서, 상기 소스/드레인 영역의 깊이는 담장형 바디의 상부 표면으로부터 10 nm ~ 500 nm 인 것을 특징으로 한 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
15 |
15 제1항 및 제4항 중 어느 한 항에 있어서, 상기 게이트 전극, 금속 배선 또는 실리콘 기판 사이의 기생용량 성분을 줄이기 위해, 상기 담장형 바디의 제1 높이까지 형성되는 절연막의 두께는 50 nm ~ 700 nm 인 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
16 |
16 제1항 및 제4항 중 어느 한 항에 있어서, 금속 층과 접촉하도록 하는 콘택 영역의 크기는 담장형 바디의 폭과 유사하거나 더 크게 형성하고, 만약 콘택 영역의 크기가 담장형 바디의 폭보다 더 크게 형성된 경우 소스/드레인이 형성된 담장형 바디의 표면 및 측면의 일부에도 콘택이 형성되도록 하는 것을 특징으로 한 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
17 |
17 제1항 및 제4항 중 어느 한 항에 있어서, 담장형 바디의 폭은 전체적으로 균일하게 형성되거나, 또는 게이트 전극을 제외한 소스/드레인이 형성되는 영역의 담장형 바디의 폭은 게이트 전극이 형성되는 영역의 담장형 바디의 폭 보다 넓거나 좁게 형성될 수 있으며, 특히 소스/드레인이 형성되는 영역의 담장형 바디의 폭을 게이트 전극이 형성되는 영역의 담장형 바디의 폭보다 넓게 하여 소스/드레인 저항을 감소시키는 것을 특징으로 한 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
18 |
18 제1항 및 제4항 중 어느 한 항에 있어서, 제1 게이트 전극 및 제2 게이트 전극은 서로 같은 물질로 구성하되 불순물 도우핑 유형을 바꾸거나, 서로 다른 물질로 구성하거나, 서로 다른 물질로 구성하고 불순물 도우핑 유형을 바꾸어서, 제1 게이트 전극 및 제2 게이트 전극의 일함수가 서로 다르게 하는 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
19 |
19 제1항 및 제4항 중 어느 한 항에 있어서, 상기 게이트 전극은 다결정 실리콘, 다결정 SiGe, 다결정 Ge, 비정질 실리콘, 비정질 SiGe, 비정질Ge, 실리콘, 또는 반도체 재료와 금속과의 실리사이드, 각종 금속산화물, 다양한 일함수의 금속, TaN, TiN, WN와 같은 이원계 금속 중 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 |
20 |
20 제1항 및 제4항 중 어느 한 항에 있어서, 상기 제2 게이트 전극의 길이는 전체 게이트 전극 길이의 1/2보다 작고 0 |
21 |
21 (a) 벌크 실리콘 기판에 단결정 실리콘으로 담장형 바디를 형성하는 단계; (b) 상기 벌크 실리콘 기판의 표면에서 담장형 바디의 제1 높이까지 절연막을 형성하는 단계; (c) 상기 제1 높이 이상의 담장형 바디의 측면 및 상부 표면에 게이트 절연막을 형성하는 단계;(d) 상기 절연막 및 상기 게이트 절연막 위에 게이트 전극을 형성하되, 상기 게이트 전극은 일함수가 서로 다른 제1 게이트 전극과 제2 게이트 전극으로 이루어지는 것을 특징으로 하는 단계 ;(e) 상기 담장형 바디 중 상기 게이트 전극이 덮고 있는 영역을 제외한 나머지 영역에 소스/드레인 영역을 형성하는 단계;를 포함하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터의 제조방법 |
22 |
22 제21항에 있어서, 상기 (b) 절연막 형성 단계는 (b1) 상기 벌크 실리콘 기판의 표면 및 상기 담장형 바디의 표면을 열산화시켜 제1 절연막을 형성하는 단계, 및 (b2) 상기 제1 절연막위에 제2 절연막을 형성하는 단계;(b3) 상기 제2 절연막 및 제1 절연막을 상기 담장형 바디의 제1 높이까지 선택적 식각하는 단계를 구비하는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터의 제조방법 |
23 |
23 제21항에 있어서, 상기 (b) 절연막 형성 단계는(b1) 상기 벌크 실리콘 기판의 표면 및 상기 담장형 바디의 표면을 열산화시켜 제1 절연막을 형성하는 단계;(b2) 상기 제1 절연막위에 질화막을 형성하는 단계;(b3) 상기 질화막위에 제2 절연막을 형성하는 단계; 및(b4) 상기 질화막 및 제2 절연막을 상기 담장형 바디의 제1 높이까지 선택적 식각하는 단계를 구비하는 것을 특징으로 하는 낮은 누설 전류를 갖는 낮은 누설전류를 갖는 Fin 전계효과트랜지스터 제조방법 |
24 |
24 제21항에 있어서, 상기 (d) 게이트 전극 형성 단계는 상기 절연막 및 상기 게이트 절연막 위에 게이트 전극을 형성하되, 상기 게이트 전극은 제1 게이트 전극 및 상기 제1 게이트 전극의 드레인 측면 또는 양 측면에 연결되는 제2 게이트 전극으로 이루어지며, 상기 제2 게이트 전극은 상기 제1 게이트 전극보다 일함수가 작은 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터의 제조방법 |
25 |
25 제21항 내지 제24항 중 어느 한 항에 있어서, 상기 (d) 게이트 전극 형성 단계는 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 절연막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 낮은 누설 전류를 갖는 Fin 전계효과트랜지스터의 제조 방법 |
26 |
26 제21항에 있어서, (a) 담장형 바디 형성 단계는, (a1) 실리콘 기판에 마스크 물질로서 산화막이나 질화막 또는 산화막과 질화막을 형성하는 단계; (a2) 상기 마스크 물질을 패터닝하여 담장형 바디용 마스크를 형성하는 단계;(a3) 상기 담장형 바디용 마스크를 이용하여 상기 실리콘 기판을 식각하여 담장형 바디를 형성하는 단계;를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
27 |
27 제21항에 있어서, 상기 (c) 게이트 절연막 형성단계는, 상기 제1 높이 이상의 노출된 담장형 바디의 상부 표면 및 측면에 결정 방향성을 고려한 산화막 성장을 수행하여 측면의 (110) 방향이 상대적으로 더 두껍게 산화막이 성장되도록 함으로써, 담장형 바디의 상부 표면에 형성되는 게이트 절연막의 두께가 담장형 바디의 측면에 형성되는 게이트 절연막의 두께보다 얇게 형성되도록 하는 것을 특징으로 한 Fin 전계효과트랜지스터 제조방법 |
28 |
28 제21항에 있어서, 상기 (b) 절연막 형성 단계, 및 (c) 게이트 절연막 형성 단계는,담장형 바디를 형성하기 위해 초기에 기판 표면에 형성된 담장형 바디용 하드 마스크를 담장형 바디의 상부에 남도록 하는 단계;제1 절연막, 질화막 및 제 2절연막을 순차적으로 형성하는 단계;상기 담장형 바디의 상부에 형성된 질화막의 표면 근처까지 평탄화하는 단계;담장형 바디의 상부 표면으로부터 제1 깊이까지 상기 질화막을 선택적으로 식각하는 단계;노출된 측면의 제 1절연막을 식각하여 담장형 바디의 측면이 드러나게 하는 단계;담장형 바디의 측면이 노출된 상태에서 어닐링하는 단계;노출된 담장형 바디의 상부 표면 및 측면에 게이트 절연막을 형성하되 담장형 바디의 상부 표면에 남아있는 절연막의 두께보다 얇게 형성하는 단계;를 포함하여 담장형 바디의 상부 표면에 형성된 게이트 절연막의 두께가 담장형 바디의 측면에 형성된 게이트 절연막의 두께보다 두껍게 형성되도록 하는 것을 특징으로 한 Fin 전계효과트랜지스터 제조방법 |
29 |
29 제21항에 있어서, 상기 (d) 게이트 전극 형성 단계는, (d1) 게이트 절연막위에 게이트 전극 형성을 위한 다결정 실리콘막을 형성하는 단계와,(d2) 다결정 실리콘막을 고농도의 p+로 도우핑하는 단계와,(d3) 도우핑된 다결정 실리콘막 위에 일정 두께의 절연막을 형성하는 단계와,(d4) 사진식각공정을 이용하여 상기 절연막 및 상기 다결정 실리콘막을 식각하여 패터닝하는 단계와,(d5) 상기 p+ 도핑된 다결정 실리콘막의 측면을 n+로 카운터 도우핑하는 단계를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
30 |
30 제29항에 있어서, 상기 (d5) 카운터 도우핑 단계는, 카운터 도우핑 하기 전에, 패터닝된 상기 다결정 실리콘막 위에 형성된 절연막의 중심을 기준으로 하여 소스가 될 액티브 영역을 포토리지스트로 가리는 단계를 더 구비하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조 방법 |
31 |
31 제21항에 있어서, 상기 (d) 게이트 전극 형성 단계는,(d1) 게이트 전극 형성을 위한 다결정 실리콘막을 게이트 절연막위에 형성하는 단계;(d2) 다결정 실리콘막을 고농도의 p+로 도우핑하는 단계;(d3) 도우핑된 다결정 실리콘막위에 일정 두께의 절연막을 형성하는 단계;(d4) 게이트 전극용 마스크를 이용하여 상기 절연막 및 상기 다결정 실리콘막을 식각하여 패터닝하는 단계;(d5) 얇은 두께의 질화막을 증착하고 비등방 식각하여 질화막 스페이서를 형성하여 다결정실리콘막의 측면을 가리는 단계; (d6) 소스/드레인 영역에 일정 두께의 산화막을 성장하는 단계; (d7) 상기 질화막 스페이서를 제거하여 p+ 다결정 실리콘의 측면이 드러나게 하는 단계; (d8) 다결정 실리콘 위에 형성된 절연막의 중심을 기준으로 소스 영역을 포토리지스트로 가리는 단계; (d9) 노출된 p+ 다결정 실리콘의 측면을 n+로 카운터 도우핑하는 단계;를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
32 |
32 제21항에 있어서, 상기 (e) 소스/드레인 영역 형성 단계는,(e1) 게이트 전극 형성된 후, LDD (Lightly Doped Drain)를 형성하기 위한 이온주입이나 플라즈마 도우핑을 수행하거나, 일정 두께의 절연막을 스페이서로 형성한 후 LDD를 형성하기 위한 이온주입이나 플라즈마 도우핑을 수행하는 단계와,(e2) 절연막을 이용한 스페이서를 형성하는 단계와,(e3) 이온주입이나 플라즈마 도우핑을 수행하여 n+ HDD (Heavily Doped Drain) 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
33 |
33 제21항에 있어서, 상기 (e) 소스/드레인 영역 형성 단계는, 게이트 전극이 형성된 후 LDD 없이 이온주입이나 플라즈마 도우핑을 수행하여 HDD를 형성하거나, 또는 게이트 다결정실리콘이 형성된 후 절연체를 이용한 스페이서를 형성하고 LDD 없이 이온주입이나 플라즈마 도우핑을 수행하여 HDD를 형성하는 단계를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
34 |
34 (a) 벌크 실리콘 기판에 단결정 실리콘으로 이루어진 담장형 바디를 형성하는 단계와, (b) 상기 벌크 실리콘 기판의 표면에서 담장형 바디의 상부 표면 근처까지 제 1절연막 및 제 2절연막을 순차적으로 형성하는 단계와, (c) 상기 담장형 바디의 표면에 제 3절연막을 형성하는 단계와,(d) 상기 제 3절연막 위에 선택적 식각성이 있는 제 4절연막 또는 반도체막을 형성하는 단계와,(e) 게이트를 열어주는 마스크를 이용하여 포토리지스트 패턴을 형성하는 단계와,(f) 상기 패턴을 이용하여 상기 제 4 절연막 또는 반도체 막을 식각하고 순차적으로 제 3절연막을 식각하는 단계와,(g) 상기 제 1, 2 절연막을 바디의 표면에서 일정 깊이까지 수직으로 식각하는 단계와,(h) 상기 포토리지스트 패턴을 제거하는 단계와,(i) 상기 노출된 담장형 바디의 표면 및 일부 측면에 희생 산화막을 성장하는 단계와,(j) 채널 이온주입을 하고 어닐링을 수행하는 단계와,(k) 상기 희생 산화막을 제거하고 표면특성 개선을 위한 어닐링 단계와,(l) 게이트 절연막을 형성하는 단계와,(m) 게이트 전극을 위한 다결정실리콘막을 증착하고, 게이트 전극용 마스크를 이용하여 상기 다결정실리콘막을 패터닝하여 게이트 전극을 형성하는 단계와,(n) 상기 게이트 전극을 p+ 도우핑하는 단계와,(o) 상기 제 4절연막 또는 반도체 막을 제거하는 단계와,(p) 상기 제 1, 2 절연막을 담장형 바디의 표면에서 일정 깊이로 식각하여 게이트 전극의 측면을 노출시키는 단계와,(q) 드레인 방향에 있는 게이트 전극의 측벽만 n+로 카운터 도우핑하는 단계와,(r) 담장형 바디 중 상기 게이트 전극이 덮고 있는 영역 외의 나머지 영역에 소스/드레인 영역을 형성하는 단계,를 포함하는 것을 특징으로 하는 Fin 전계효과트랜지스터 제조방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US07906814 | US | 미국 | FAMILY |
2 | US20100270619 | US | 미국 | FAMILY |
3 | WO2008026859 | WO | 세계지적재산권기구(WIPO) | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2010270619 | US | 미국 | DOCDBFAMILY |
2 | US7906814 | US | 미국 | DOCDBFAMILY |
3 | WO2008026859 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
공개전문 정보가 없습니다 |
---|
특허 등록번호 | 10-0748261-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20060901 출원 번호 : 1020060084370 공고 연월일 : 20070809 공고 번호 : 특허결정(심결)연월일 : 20070719 청구범위의 항수 : 34 유별 : H01L 29/78 발명의 명칭 : 낮은 누설전류를 갖는 FIN 전계효과트랜지스터 및 그제조 방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 경북대학교 산학협력단 대구광역시 북구... |
2 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
2 |
(의무자) 경북대학교 산학협력단 대구광역시 북구... |
제 1 - 3 년분 | 금 액 | 958,500 원 | 2007년 08월 03일 | 납입 |
제 4 년분 | 금 액 | 788,000 원 | 2010년 07월 29일 | 납입 |
제 5 년분 | 금 액 | 788,000 원 | 2011년 08월 04일 | 납입 |
제 6 년분 | 금 액 | 788,000 원 | 2012년 08월 01일 | 납입 |
제 7 년분 | 금 액 | 1,392,000 원 | 2013년 07월 17일 | 납입 |
제 8 년분 | 금 액 | 1,392,000 원 | 2014년 07월 11일 | 납입 |
제 9 년분 | 금 액 | 1,392,000 원 | 2015년 07월 30일 | 납입 |
제 10 년분 | 금 액 | 2,110,000 원 | 2016년 02월 12일 | 납입 |
제 11 년분 | 금 액 | 2,110,000 원 | 2017년 07월 24일 | 납입 |
제 12 년분 | 금 액 | 1,055,000 원 | 2018년 07월 20일 | 납입 |
제 13 년분 | 금 액 | 1,115,000 원 | 2019년 08월 02일 | 납입 |
제 14 년분 | 금 액 | 1,148,450 원 | 2020년 08월 20일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2006.09.01 | 수리 (Accepted) | 1-1-2006-0635563-19 |
2 | 선행기술조사의뢰서 | 2007.04.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 대리인변경신고서 | 2007.05.09 | 수리 (Accepted) | 1-1-2007-0343591-06 |
4 | 선행기술조사보고서 | 2007.05.10 | 수리 (Accepted) | 9-1-2007-0027219-66 |
5 | 등록결정서 | 2007.07.19 | 발송처리완료 (Completion of Transmission) | 9-5-2007-0388001-25 |
6 | 출원인정보변경(경정)신고서 | 2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
7 | 출원인정보변경(경정)신고서 | 2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345059726 |
---|---|
세부과제번호 | kotefhunic07-A-07 |
연구과제명 | 순환형신산학혁신체계구축사업 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 교육인적자원부 |
연구주관기관명 | 경북대학교 |
성과제출연도 | 2007 |
연구기간 | 200409~200908 |
기여율 | 0.33333334 |
연구개발단계명 | 개발연구 |
6T분류명 | 기타 |
과제고유번호 | 1410055643 |
---|---|
세부과제번호 | 반도체34 |
연구과제명 | 안장형태의채널구조를갖는SONOS플래쉬메모리소자개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가원 |
연구주관기관명 | 경북대학교 |
성과제출연도 | 2006 |
연구기간 | 200609~200708 |
기여율 | 0.33333334 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415081500 |
---|---|
세부과제번호 | kotefsanhak07-A-07 |
연구과제명 | 순환형신산학혁신체계구축사업 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가원 |
연구주관기관명 | 경북대학교 |
성과제출연도 | 2007 |
연구기간 | 200409~200908 |
기여율 | 0.33333334 |
연구개발단계명 | 기타 |
6T분류명 | 기타 |
[1020070086516] | 고성능 단일 트랜지스터 플로팅 바디 DRAM 소자 및 그제조 방법 | 새창보기 |
---|---|---|
[1020070066930] | 이벤트 관리 방법 | 새창보기 |
[1020070066373] | 블랭크 마스크용 기판의 연마장치 | 새창보기 |
[1020070065072] | 폴리곤 단순화 방법 | 새창보기 |
[1020070065067] | 절단장치 | 새창보기 |
[1020070065066] | 차량용 휴대 단말기의 전원장치 | 새창보기 |
[1020070065059] | 차량용 휴대 단말기의 전원장치 | 새창보기 |
[1020070064904] | 발효주 제조장치 | 새창보기 |
[1020070064900] | 발효주 제조장치 및 그 제어방법 | 새창보기 |
[1020070064129] | 모터 엔코더용 부동 소수점 속도 검출장치 | 새창보기 |
[1020070055011] | 가열 실린더 롤러의 표면 온도 제어 시스템 및 그 방법 | 새창보기 |
[1020070054801] | 폴리락트산 섬유 및 폴리프로필렌 섬유용 프탈이미드계분산 염료 및 이의 제조방법 | 새창보기 |
[1020070050648] | 이동 단말의 SCTP 핸드오버와 모바일 아이피의 연동장치 및 그 방법 | 새창보기 |
[1020070047051] | 이식형 마이크로폰 및 이를 포함하는 중이 이식형 보청기 | 새창보기 |
[1020070046923] | 계속 진료문서 생성 시스템 및 방법, 이를 위한 프로그램을기록한 기록매체 | 새창보기 |
[1020070045661] | 다목적 수액세트 거치대 | 새창보기 |
[1020070043291] | FET 센서 및 그 제조방법 | 새창보기 |
[1020070035941] | RFID 시스템의 식별태그 인증 방법 및 그 시스템 | 새창보기 |
[1020070034524] | 폴리에스테르 섬유용 프탈이미드계 분산 염료 및 이의제조방법 | 새창보기 |
[1020070030350] | 직렬연접 LDPC 부호기, 복호기 및 이를 이용한복호방법 | 새창보기 |
[1020070030215] | 이산화황 제거를 위한 탈황흡수제 및 그의 제조방법 | 새창보기 |
[1020070029588] | H₂S 와 NH₃를 동시에 제거하기 위한 몰리브덴계촉매―흡수제 및 그의 제조방법 | 새창보기 |
[1020070026451] | UPnP AV 시스템에서의 실시간 스트리밍 프로토콜선택 장치 및 방법 및 기록매체 | 새창보기 |
[1020070026446] | 원격 컨텐츠 공유 서비스를 지원하는 UPnP AV프레임워크 기반의 통합 홈 엔터테인먼트 시스템 및 그제어방법 및 그 제어방법을 기록한 기록매체 | 새창보기 |
[1020070016347] | 무선통신방법 및 그에 따른 시스템 | 새창보기 |
[1020070015690] | n형 투명전도 박막을 스퍼터링 방법으로 증착시 필요한In2O3-ZnO-Sb2O5 계 타겟 조성 및 이의 제조 방법 | 새창보기 |
[1020070012211] | OFDM 시스템의 프레임 동기 검출 방법 | 새창보기 |
[1020070010690] | 주차관리시스템 및 방법 | 새창보기 |
[1020070010540] | P형 CuInO2 투명전도 박막을 pulsed laser deposition 공정및 스퍼터링 방법으로 증착시 필요한 Cu2O-In2O3 타겟제조 방법 | 새창보기 |
[1020070008516] | 주석산화물 센서 및 그 제조방법 | 새창보기 |
[1020070008334] | 평균 액적 크기 측정장치 | 새창보기 |
[1020070006548] | 핀 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
[1020060094071] | 안정한 탄소 나노튜브의 고분자 분산액 및 그의 제조방법 | 새창보기 |
[1020060084370] | 낮은 누설전류를 갖는 FIN 전계효과트랜지스터 및 그제조 방법 | 새창보기 |
[1020060055247] | 휴대용 기기의 플래쉬 메모리 초기화 방법 및 상기 방법에따른 프로그램이 기록된 기록 매체 | 새창보기 |
[1020060053720] | 마이크로 옵틱 마하젠더 간섭계 기반의 계측 장치 | 새창보기 |
[1020060042585] | 전력분석공격에 안전한 메시지 블라인딩 방법 | 새창보기 |
[1020060041441] | 일회용 암호 발생기 및 일회용 암호 발생기를 이용한 인증장치 | 새창보기 |
[1020060040725] | 아리아에 대한 전력분석공격에 대응하는 저메모리형 마스킹방법 | 새창보기 |
[1020060035271] | 고내구성 방향성 접착제 및 이를 이용한 서방형 방향 섬유 | 새창보기 |
[1020060033314] | 질소 처리와 금속 촉매를 이용한 금속 산화물 나노와이어및 그 제조방법 | 새창보기 |
[1020060032904] | 이중 승압 셀 바이어스 기법을 이용한 스태틱 램 | 새창보기 |
[1020060028179] | 무선 네트워크에서의 경로 설정 방법 및 그에 따른 시스템 | 새창보기 |
[1020060017506] | 마이크로 옵틱 간섭계형 필터 | 새창보기 |
[1020060005871] | 적응형 워터마크 삽입방법 및 그 장치 | 새창보기 |
[1020050124398] | 6색 프린터 시스템 및 그 6색 분리 방법 | 새창보기 |
[1020050110213] | 데이터 링크 계층의 링크 정보를 이용하여 핸드오버를수행하는 단말 장치 | 새창보기 |
[1020050104301] | 플래시 메모리 소자 및 그 제조방법 | 새창보기 |
[1020050100929] | 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020050094576] | 칼라 영상의 화질 향상을 위한 방법 및 시스템 | 새창보기 |
[1020050084815] | 자기장의 집적도를 향상시킨 자기 자극기 | 새창보기 |
[1020050083059] | 전동기 시스템의 속도 제어기 | 새창보기 |
[1020050080271] | 사출성형용 실리콘 고무 조성물 | 새창보기 |
[1020050079893] | 콩섬유를 함유하는 다층 구조의 복합 섬유 교직물 | 새창보기 |
[1020050079891] | 객체의 대칭성과 거리 벡터를 사용한 그림자 제거방법 | 새창보기 |
[1020050067437] | 객체 인식을 통한 원격감시 영상데이터의 송수신 방법 및그 시스템 | 새창보기 |
[1020040104560] | 안장형 엠오에스 소자 | 새창보기 |
[KST2015160056][서울대학교] | 비닐-탄소나노튜브 구조체와 그 제조 방법 | 새창보기 |
---|---|---|
[KST2015159966][서울대학교] | 균일한 크기와 고품질 광발광 특성을 가지는 산화아연양자점 및 그 제조방법 | 새창보기 |
[KST2016020910][서울대학교] | 나노로드 전사방법(TRANSFERING METHOD OF NANOROD) | 새창보기 |
[KST2015160071][서울대학교] | 나노 패턴 삽입 사출성형을 이용한 나노 패턴이 형성된사출 성형물의 제조방법 | 새창보기 |
[KST2015159532][서울대학교] | 산화금속 중공 나노캡슐 및 이의 제조방법 | 새창보기 |
[KST2015158768][서울대학교] | 신규한 구조와 물성을 보유한 탄소 미세 입자 | 새창보기 |
[KST2015161075][서울대학교] | 계면 씨드 중합을 이용한 무기 나노입자/고분자 코어-셀나노복합체의 제조 방법 | 새창보기 |
[KST2015160116][서울대학교] | 나노구조의 분산방법 및 분산된 나노구조를 이용하여 나노구조를 고체 표면에 선택적으로 흡착시키는 방법 | 새창보기 |
[KST2015160208][서울대학교] | 분자회합이론에 의한 초임계유체를 이용한 세라마이드를함유하는 초임계 나노구조체 제조방법 | 새창보기 |
[KST2015160550][서울대학교] | 코발트/로듐 두금속 나노입자와 고정화된 코발트/로듐 헤테로 두금속 나노입자의 제조방법 및 이들을 촉매로 이용한 화합물의 제조방법 | 새창보기 |
[KST2015160433][서울대학교] | 초미세 은 나노와이어 및 그 제조방법 | 새창보기 |
[KST2015159166][서울대학교] | 신규한 나노복합재용 유기화제 및 그 제조방법 | 새창보기 |
[KST2015159880][서울대학교] | 고체 박막 마스크를 이용한 나노 구조물 및 흡착물질의흡착방법 | 새창보기 |
[KST2015159551][서울대학교] | 광감지용 유기 박막 트랜지스터 | 새창보기 |
[KST2014037245][서울대학교] | 표적 지향성 분자가 부착된 폴리아크릴로나이트릴 나노입자를 이용한 비표지 바이오 - 이미지용 나노입자의 제조 방법 | 새창보기 |
[KST2017015944][서울대학교] | 계층적 미세구조물, 이를 제조하기 위한 몰드 및 이 몰드의 제조방법(HIERARCHIAL FINE STRUCTURES, A MOLD FOR FORMING SAME, AND A METHOD FOR MANUFACTURING THE MOLD) | 새창보기 |
[KST2015159236][서울대학교] | 조직공학용 지지체 및 그 제조방법, 및 조직공학용지지체를 제조하기 위한 전기방사장치 | 새창보기 |
[KST2021012097][서울대학교] | 2차원 물질의 원자층 단위의 표면 처리 장치, 이를 이용한 2차원 물질의 원자층 단위의 표면 처리 방법,및 이에 의해 표면처리된 2차원 물질 | 새창보기 |
[KST2015160032][서울대학교] | 이온성 고분자-금속 복합체 및 이의 제조방법 | 새창보기 |
[KST2015160255][서울대학교] | 나노 크기의 유-무기 복합체의 제조방법 | 새창보기 |
[KST2015160180][서울대학교] | 기계적 밀링/합금화에 의한 고강도 준결정상 강화극미세/나노구조 알루미늄 복합재료의 제조방법 | 새창보기 |
[KST2015160574][서울대학교] | 나노구조의 기능성 복합재료의 제조방법 | 새창보기 |
[KST2015158981][서울대학교] | 반도체 나노입자 캡슐형 비닐계 중합체 입자를 이용한 플라스틱 성형체 및 그 제조방법 | 새창보기 |
[KST2014011027][서울대학교] | 새로운 Ti계 고용체 절삭 공구 소재 | 새창보기 |
[KST2015160063][서울대학교] | 자외선 경화와 나노 패턴 삽입 사출성형을 이용한 나노패턴이 형성된 사출성형물의 제조방법 | 새창보기 |
[KST2015159830][서울대학교] | 표면증강라만산란 활성 미세 구조체 | 새창보기 |
[KST2015160052][서울대학교] | 나노구조의 제조 방법 | 새창보기 |
[KST2015160455][서울대학교] | 신규한 나노복합재용 유기화제 및 그 제조방법 | 새창보기 |
[KST2015159984][서울대학교] | 인산염계 수산화물의 삼차원 나노구조체 및 그 제조방법 | 새창보기 |
[KST2015160109][서울대학교] | 나노 구조체의 배치 방법 및 이를 이용한 나노 소자의 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|