| 1 |
1
제1 단결정 실리콘을 갖는 기판 상에 SiGe를 갖는 희생 패턴을 형성하고,상기 희생 패턴 상에 제2 단결정 실리콘을 갖는 바디를 형성하고,상기 바디 상에 능동 소자를 형성하고,상기 희생 패턴, 상기 바디 및 상기 능동 소자를 덮는 층간 절연 막을 형성하고,상기 층간 절연 막을 관통하여 상기 희생 패턴을 노출하는 콘택 홀을 형성하고,상기 희생 패턴을 제거하여 빈 공간을 형성하고,상기 콘택 홀 및 상기 빈 공간 내에 비정질 실리콘 막을 형성하고,상기 비정질 실리콘 막을 금속 실리사이드 막으로 변환(transform)하는 것을 포함하는 반도체 소자 형성 방법
|
| 2 |
2
제1 항에 있어서,상기 희생 패턴을 형성하는 것은 제1 에피택시얼 성장(epitaxial growth) 공정을 포함하고,상기 바디를 형성하는 것은 제2 에피택시얼 성장 공정을 포함하는 반도체 소자 형성 방법
|
| 3 |
3
제1 항에 있어서,상기 희생 패턴은 상기 기판 및 상기 바디에 직접적으로 접촉된 반도체 소자 형성 방법
|
| 4 |
4
제1 항에 있어서,상기 기판 및 상기 바디는 P형 불순물들을 포함하는 반도체 소자 형성 방법
|
| 5 |
5
제1 항에 있어서,상기 비 정질 실리콘 막은 상기 기판 및 상기 바디에 직접적으로 접촉되고,상기 금속 실리사이드 막은 상기 기판 및 상기 바디에 직접적으로 접촉된 반도체 소자 형성 방법
|
| 6 |
6
제1 항에 있어서,상기 금속 실리사이드 막으로 둘러싸인 코어(core)를 형성하는 것을 더 포함하는 반도체 소자 형성 방법
|
| 7 |
7
제6 항에 있어서,상기 코어는 상기 콘택 홀 내에 형성되고, 상기 금속 실리사이드 막은 상기 빈 공간을 채우고 상기 코어의 측면을 둘러싸는 반도체 소자 형성 방법
|
| 8 |
8
제6 항에 있어서,상기 코어는 상기 빈 공간 및 상기 콘택 홀 내에 형성되고, 상기 금속 실리사이드 막은 상기 코어의 표면을 감싸는 반도체 소자 형성 방법
|
| 9 |
9
제1 항에 있어서,상기 콘택 홀 내에 도전성 플러그를 형성하는 것을 더 포함하되,상기 금속 실리사이드 막은 상기 도전성 플러그 아래에 보존되고, 상기 도전성 플러그는 상기 금속 실리사이드 막에 접촉된 반도체 소자 형성 방법
|
| 10 |
10
기판 상에 희생 패턴을 형성하고,상기 희생 패턴 상에 능동 소자를 형성하고,상기 희생 패턴 및 상기 능동 소자를 덮는 층간 절연 막을 형성하고,상기 층간 절연 막을 관통하여 상기 희생 패턴을 노출하는 콘택 홀을 형성하고,상기 희생 패턴을 제거하여 빈 공간을 형성하고,상기 콘택 홀 및 상기 빈 공간 내에 비정질 실리콘 막을 형성하고,상기 비정질 실리콘 막을 금속 실리사이드 막으로 변환(transform)하고,상기 금속 실리사이드 막 상에 도전성 패턴을 형성하는 것을 포함하는 반도체 소자 형성 방법
|
