| 1 |
1
반도체 기판 상부에 도전 패턴을 형성하는 단계;상기 도전 패턴을 마스크로 불순물 이온을 주입하여 상기 반도체 기판 내에 제 1 접합 영역을 형성하는 단계;상기 제 1 접합 영역 상부에 상기 도전 패턴과 평탄화된 제 1 절연막을 형성하는 단계;상기 도전 패턴 상측을 식각하여 상기 제 1 절연막 측벽을 노출시키는 단계;상기 도전 패턴 상부의 제 1 절연막 측벽에 스페이서를 형성하는 단계;상기 스페이서를 식각 마스크로 상기 도전 패턴을 식각하여 게이트 패턴을 형성하는 단계; 및상기 게이트 패턴을 마스크로 상기 반도체 기판 내에 제 2 접합 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 2 |
2
청구항 1에 있어서,상기 반도체 기판은 하부 실리콘층, 절연층 및 상부 실리콘층을 포함하는 SOI 기판인 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 3 |
3
청구항 1에 있어서,상기 도전 패턴을 형성하는 단계 이전에,상기 반도체 기판 상부에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 4 |
4
청구항 1에 있어서,상기 도전 패턴을 형성하는 단계는상기 반도체 기판 상부에 폴리실리콘층을 형성하는 단계; 및상기 폴리실리콘층을 식각하여 상기 반도체 기판을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 5 |
5
청구항 4에 있어서,상기 폴리실리콘층을 형성하는 단계에서상기 폴리실리콘층은 n 타입 불순물이 주입된 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 6 |
6
청구항 1에 있어서,상기 제 1 접합 영역을 형성하는 단계는 n 타입의 이온을 주입하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 7 |
7
청구항 1에 있어서,상기 제 1 접합 영역은 드레인 영역인 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 8 |
8
청구항 2에 있어서,상기 제 1 접합 영역은 상기 상부 실리콘층 내에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 9 |
9
청구항 1에 있어서,상기 제 1 절연막을 형성하는 단계는상기 도전 패턴을 포함하는 상기 반도체 기판 전체 상부에 절연 물질을 형성하는 단계; 및상기 도전 패턴이 노출될때까지 평탄화 공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 10 |
10
청구항 1에 있어서,상기 도전 패턴 상측을 식각하는 단계는 건식 식각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 11 |
11
청구항 1에 있어서,상기 스페이서를 형성하는 단계에서상기 스페이서는 실리콘 질화막(Silicon Nitride)을 포함하는 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 12 |
12
청구항 1에 있어서,상기 제 2 접합 영역을 형성하는 단계는 p 타입 이온을 주입하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 13 |
13
청구항 1에 있어서,상기 제 2 접합 영역은 소스 영역인 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 14 |
14
청구항 2에 있어서,상기 제 2 접합 영역은 상기 상부 실리콘층 내에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 15 |
15
청구항 1에 있어서,상기 제 2 접합 영역을 형성하는 단계 이후,상기 스페이서, 게이트 패턴 및 제 1 절연막을 포함하는 상기 반도체 기판 전체 상부에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 평탄화시키는 단계; 상기 제 1 절연막 및 상기 제 2 절연막을 식각하여 각각 제 1 접합 영역 및 제 2 접합 영역을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 내에 도전 물질을 매립하여 콘택 플러그를 형성하는 단계; 및상기 콘택 플러그와 연결되는 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 16 |
16
SOI기판 상부에 n형 폴리실리콘 패턴을 형성하는 단계;상기 n형 폴리실리콘 패턴을 마스크로 n형 불순물을 주입하여 드레인 영역을 형성하는 단계; 상기 드레인 상부에 n형 폴리실리콘 패턴과 평탄화된 제 1 절연막을 형성하는 단계;상기 n형 폴리실리콘 패턴을 상측을 식각하는 단계;상기 식각된 n형 폴리실리콘 패턴 상부의 제 1 절연막 측벽에 스페이서를 형성하는 단계;상기 스페이서를 마스크로 n형 폴리실리콘 패턴을 식각하여 게이트 패턴을 형성하는 단계; 및 상기 게이트 패턴을 마스크로 p형 불순물을 주입하여 소스 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 17 |
17
청구항 16에 있어서,상기 n형 폴리실리콘 패턴을 형성하는 단계 이전에,상기 SOI 기판 상부에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 18 |
18
청구항 16에 있어서,상기 스페이서, 게이트 패턴 및 제 1 절연막을 포함하는 상기 SOI 기판 전체 상부에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 평탄화시키는 단계; 상기 제 1 절연막 및 상기 제 2 절연막을 식각하여 각각 제 1 접합 영역 및 제 2 접합 영역을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 내에 도전 물질을 매립하여 콘택 플러그를 형성하는 단계; 및상기 콘택 플러그와 연결되는 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
