기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

전하 저장층을 구비한 단전자 트랜지스터 및 그 제조 방법

기술번호 : KST2014037003
담당센터 : 서울동부기술혁신센터
전화번호 : 02-2155-3662

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 컨트롤 게이트의 절연막에 전하 저장층을 구비하여 여기에 전자(electron) 또는 홀(hole)을 주입함으로써, 소자의 oscillation 시작점을 조절할 수 있도록 하는 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법에 관한 것이다.
Int. CL	H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01)
CPC	H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01) H01L 21/28282(2013.01)
출원번호/일자	1020100056620 (2010.06.15)
출원인	서울대학교산학협력단
등록번호/일자	10-1102406-0000 (2011.12.28)
공개번호/일자	10-2011-0136534 (2011.12.21) 문서열기
공고번호/일자	(20120105) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	등록
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2010.06.15)
심사청구항수	15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	서울대학교산학협력단	대한민국	서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	박병국	대한민국	서울특별시 서초구
2	이정한	대한민국	경기도 안산시 상록구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	권오준	대한민국	서울특별시 강남구 테헤란로 **, 성지하이츠차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	서울대학교산학협력단	대한민국	서울특별시 관악구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2010.06.15	수리 (Accepted)	1-1-2010-0384364-36
2	선행기술조사의뢰서 Request for Prior Art Search	2011.05.16	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서 Report of Prior Art Search	2011.06.15	수리 (Accepted)	9-1-2011-0048982-38
4	의견제출통지서 Notification of reason for refusal	2011.06.28	발송처리완료 (Completion of Transmission)	9-5-2011-0357858-37
5	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)	2011.07.06	수리 (Accepted)	1-1-2011-0517757-97
6	[명세서등 보정]보정서 [Amendment to Description, etc.] Amendment	2011.07.06	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2011-0517693-63
7	출원인정보변경(경정)신고서 Notification of change of applicant's information	2011.09.27	수리 (Accepted)	4-1-2011-5195109-43
8	등록결정서 Decision to grant	2011.09.27	발송처리완료 (Completion of Transmission)	9-5-2011-0550939-65
9	출원인정보변경(경정)신고서 Notification of change of applicant's information	2013.01.14	수리 (Accepted)	4-1-2013-5007213-54
10	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.03.17	수리 (Accepted)	4-1-2015-5033829-92
11	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.05.13	수리 (Accepted)	4-1-2015-5062924-01
12	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.05.13	수리 (Accepted)	4-1-2019-5093546-10
13	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.05.23	수리 (Accepted)	4-1-2019-5101798-31
14	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.08.02	수리 (Accepted)	4-1-2019-5154561-59

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 반도체 기판에 채널 영역을 사이에 두고 일정 거리 이격되어 형성된 소스 및 드레인 영역과;상기 채널 영역 상에 제 1 게이트 절연막을 사이에 두고 형성된 컨트롤 게이트를 포함하여 구성되되,상기 제 1 게이트 절연막은 전하 저장층을 포함하는 것을 특징으로 하는 단전자 트랜지스터
2	2 제 1 항에 있어서,상기 컨트롤 게이트와 전기적으로 격리되며 양측으로 각각 상기 채널 영역 상에 제 2 게이트 절연막을 사이에 두고 형성된 2개의 사이드 게이트들이 더 포함하는 것을 특징으로 하는 단전자 트랜지스터
3	3 제 2 항에 있어서,상기 2개의 사이드 게이트들 양측으로 절연막 측벽들이 더 형성되고,상기 채널 영역은 상기 각 절연막 측벽 하부까지 연장되어 형성된 것을 특징으로 하는 단전자 트랜지스터
4	4 제 1 항에 있어서,상기 채널 영역은 상기 컨트롤 게이트의 양측에 리세스된 것을 특징으로 하는 단전자 트랜지스터
5	5 제 4 항에 있어서,상기 컨트롤 게이트와 전기적으로 격리되며 양측으로 각각 상기 리세스된 채널 영역 상에 제 2 게이트 절연막을 사이에 두고 형성된 2개의 사이드 게이트들을 더 포함하는 것을 특징으로 하는 단전자 트랜지스터
6	6 제 5 항에 있어서,상기 2개의 사이드 게이트들 양측으로 절연막 측벽들이 더 형성되고,상기 채널 영역은 상기 각 절연막 측벽 하부까지 연장되어 형성된 것을 특징으로 하는 단전자 트랜지스터
7	7 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 1 게이트 절연막은 상기 전하 저장층을 사이에 두고 2개의 절연막층들이 상하 적층된 것을 특징으로 하는 단전자 트랜지스터
8	8 제 7 항에 있어서,상기 전하 저장층은 질화물(nitride) 또는 금속으로 형성된 것을 특징으로 하는 단전자 트랜지스터
9	9 제 2 항, 제 3 항, 제 5 항 및 제 6 항 중 어느 한 항에 있어서,상기 제 1 게이트 절연막은 상기 제 2 게이트 절연막 보다 두껍게 형성된 것을 특징으로 하는 단전자 트랜지스터
10	10 제 9 항에 있어서,상기 제 1 게이트 절연막의 상기 2개의 절연막층들과 상기 제 2 게이트 절연막은 동일한 산화막으로 형성된 것을 특징으로 하는 단전자 트랜지스터
11	11 소정의 반도체 기판에 액티브 영역을 정의하고 상기 액티브 영역 상부에 전하 저장층을 포함하는 제 1 게이트 절연막 물질층을 형성하는 제 1 단계와;상기 제 1 게이트 절연막 물질층 상부에 컨트롤 게이트 물질을 증착하고 순차 식각하여 컨트롤 게이트 및 제 1 게이트 절연막을 형성하는 제 2 단계와;상기 컨트롤 게이트 및 노출된 액티브 영역 상에 각각 분리절연막 및 제 2 게이트 절연막을 형성하는 제 3 단계와;상기 기판 전면에 사이드 게이트 물질을 증착하고 비등방성으로 식각하여 상기 컨트롤 게이트 양측으로 2개의 사이드 게이트들을 형성하는 제 4 단계와;상기 2개의 사이드 게이트들을 포함하여 형성된 기판 전면에 불순물 이온주입공정으로 소스/드레인 영역을 형성하는 제 5 단계를 포함하여 구성된 것을 특징으로 하는 단전자 트랜지스터의 제조방법
12	12 제 11 항에 있어서,상기 제 2 단계와 상기 제 3 단계 사이에 상기 기판 전면으로 제 1 희생 절연물질을 증착하고 비등방성으로 식각하여 상기 컨트롤 게이트 및 제 1 게이트 절연막 양측으로 2개의 절연 측벽 스페이서들을 형성하는 제 2-1 단계와;상기 기판 전면에 제 2 희생 절연물질을 증착하고 상기 2개의 절연 측벽 스페이서들이 노출되도록 평탄화 공정을 수행하는 제 2-2 단계와;상기 2개의 절연 측벽 스페이서들을 제거하여 상기 액티브 영역이 드러나도록 하고, 상기 드러난 액티브 영역을 일정 깊이로 리세스시키는 제 2-3 단계와;상기 제 2 희생 절연물질을 제거하는 제 2-4 단계를 더 진행하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
13	13 제 12 항에 있어서,상기 제 1 희생 절연물질은 질화물이고,상기 제 2-2 단계의 상기 평탄화 공정은 상기 2개의 절연 측벽 스페이서들을 에치 스토퍼(etch stopper)로 이용한 CMP 공정에 의한 것을 특징으로 하는 단전자 트랜지스터의 제조방법
14	14 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,상기 제 4 단계와 상기 제 5 단계 사이에 절연막 측벽을 형성하는 공정 단계를 더 진행하여 상기 2개의 사이드 게이트들 양측으로 각각 절연막 측벽을 형성하는 것을 특징으로 하는 단전자 트랜지스터의 제조방법
15	15 제 14 항에 있어서,상기 제 1 단계의 상기 제 1 게이트 절연막 물질층은 산화막/질화막/산화막으로 적층된 것을 특징으로 하는 단전자 트랜지스터의 제조방법

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-1102406-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20100615 출원 번호 : 1020100056620 공고 연월일 : 20120105 공고 번호 : 특허결정(심결)연월일 : 20110927 청구범위의 항수 : 15 유별 : H01L 27/115 발명의 명칭 : 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법 존속기간(예정)만료일 :

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 서울대학교산학협력단 서울특별시 관악구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	315,000 원	2011년 12월 28일	납입
제 4 년분	금 액	259,000 원	2014년 12월 10일	납입
제 5 년분	금 액	259,000 원	2015년 11월 26일	납입
제 6 년분	금 액	259,000 원	2016년 02월 22일	납입
제 7 년분	금 액	469,000 원	2017년 11월 24일	납입
제 8 년분	금 액	335,000 원	2018년 12월 03일	납입
제 9 년분	금 액	335,000 원	2019년 12월 03일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2010.06.15	수리 (Accepted)	1-1-2010-0384364-36
2	선행기술조사의뢰서	2011.05.16	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서	2011.06.15	수리 (Accepted)	9-1-2011-0048982-38
4	의견제출통지서	2011.06.28	발송처리완료 (Completion of Transmission)	9-5-2011-0357858-37
5	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서	2011.07.06	수리 (Accepted)	1-1-2011-0517757-97
6	[명세서등 보정]보정서	2011.07.06	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2011-0517693-63
7	출원인정보변경(경정)신고서	2011.09.27	수리 (Accepted)	4-1-2011-5195109-43
8	등록결정서	2011.09.27	발송처리완료 (Completion of Transmission)	9-5-2011-0550939-65
9	출원인정보변경(경정)신고서	2013.01.14	수리 (Accepted)	4-1-2013-5007213-54
10	출원인정보변경(경정)신고서	2015.03.17	수리 (Accepted)	4-1-2015-5033829-92
11	출원인정보변경(경정)신고서	2015.05.13	수리 (Accepted)	4-1-2015-5062924-01
12	출원인정보변경(경정)신고서	2019.05.13	수리 (Accepted)	4-1-2019-5093546-10
13	출원인정보변경(경정)신고서	2019.05.23	수리 (Accepted)	4-1-2019-5101798-31
14	출원인정보변경(경정)신고서	2019.08.02	수리 (Accepted)	4-1-2019-5154561-59


기술번호	KST2014037003
자료제공기관	NTB
기술공급기관	서울대학교
기술명	전하 저장층을 구비한 단전자 트랜지스터 및 그 제조 방법
기술개요	본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 컨트롤 게이트의 절연막에 전하 저장층을 구비하여 여기에 전자(electron) 또는 홀(hole)을 주입함으로써, 소자의 oscillation 시작점을 조절할 수 있도록 하는 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법에 관한 것이다.
개발상태	기술개발진행중
기술의 우수성
응용분야
시장규모 및 동향
희망거래유형	라이센스
사업화적용실적
도입시고려사항

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2016009033][서울대학교]	나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF)	새창보기
[KST2015159288][서울대학교]	상변화 메모리 셀 및 그의 제조 방법	새창보기
[KST2015159625][서울대학교]	함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법	새창보기
[KST2015159989][서울대학교]	저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리	새창보기
[KST2015159788][서울대학교]	차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법	새창보기
[KST2015137540][서울대학교]	비휘발성 저항 변화 메모리 소자 및 이의 제조 방법	새창보기
[KST2017007743][서울대학교]	3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device)	새창보기
[KST2015135007][서울대학교]	워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이	새창보기
[KST2015160753][서울대학교]	복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법	새창보기
[KST2015159156][서울대학교]	상변화 메모리 소자 및 그 제조방법	새창보기
[KST2016016716][서울대학교]	저항 변화 메모리 소자(Resistive random access memory)	새창보기
[KST2015159958][서울대학교]	수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법	새창보기
[KST2015159071][서울대학교]	복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법	새창보기
[KST2015135300][서울대학교]	칼코제나이드계 박막 증착방법	새창보기
[KST2015160002][서울대학교]	수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법	새창보기
[KST2015136740][서울대학교]	비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이	새창보기
[KST2015160451][서울대학교]	수직채널 이중 게이트 구조를 갖는 메모리 셀	새창보기
[KST2015159369][서울대학교]	기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법	새창보기
[KST2015160721][서울대학교]	저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법	새창보기
[KST2015160911][서울대학교]	상변화 메모리 소자 및 그의 제조방법	새창보기
[KST2015160069][서울대학교]	저항변화기록소자 및 그 제조방법	새창보기
[KST2015142970][서울대학교]	전자이주 효과를 이용한 메모리 셀	새창보기
[KST2015136779][서울대학교]	재구성 가능한 전자 소자 및 이의 동작 방법	새창보기
[KST2015137450][서울대학교]	셀 스트링 및 상기 셀 스트링에서의 읽기 방법	새창보기
[KST2016016184][서울대학교]	생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device)	새창보기
[KST2015159048][서울대학교]	가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법	새창보기
[KST2015159333][서울대학교]	다중 비트 상변화 메모리 소자의 단위 셀	새창보기
[KST2015136776][서울대학교]	재구성 가능한 전자 소자 및 이의 동작 방법	새창보기
[KST2015135702][서울대학교]	스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법	새창보기
[KST2015160224][서울대학교]	전하트랩 플래시 기억소자 및 그 제조방법	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.