맞춤기술찾기
이전대상기술
3차원 비휘발성 메모리 장치 및 이의 제조 방법
- 기술번호 : KST2014058625
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명의 실시예들은 3차원 비휘발성 메모리 장치 및 이의 제조 방법에 관한 것이다. 일 실시예에 따른 비휘발성 메모리 장치는, 기판 상에서 수직 방향으로 적층된 복수의 도전성 라인들을 포함하고, 서로 이격 배치되는 배선 스택들; 상기 배선 스택들의 측벽 상에 형성되고, 상기 복수의 도전성 라인들과 전기적으로 연결되는 정보 기록막; 상기 복수의 도전성 라인들과의 사이에 상기 정보 기록막을 협지하면서 상기 복수의 도전성 라인들을 가로질러 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 정보 기록막의 적어도 일부분을 포함하는 비휘발성 메모리 셀들이 정의되는 채널막들; 및 상기 채널막들에 각각 접하는 게이트 절연막, 및 상기 게이트 절연막 상에 형성되어 각 채널막들의 전기적 전도도를 제어함으로써, 상기 비휘발성 메모리 셀들과 상기 각 채널막 사이의 전기적 연결을 제어하는 게이트 전극을 갖는 제어 게이트 구조들을 포함할 수 있다. |
|---|---|
| Int. CL | H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01) |
| CPC | H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) H01L 27/0688(2013.01) |
| 출원번호/일자 | 1020110061665 (2011.06.24) |
| 출원인 | 서울대학교산학협력단 |
| 등록번호/일자 | 10-1297088-0000 (2013.08.09) |
| 공개번호/일자 | 10-2013-0006852 (2013.01.18) 문서열기 |
| 공고번호/일자 | (20130816) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2011.06.24) |
| 심사청구항수 | 12 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 황철성 | 대한민국 | 서울특별시 강남구 |
| 2 | 석준영 | 대한민국 | 서울특별시 동작구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김권석 | 대한민국 | 서울특별시 서초구 논현로**, B동 *층(양재동, 삼호물산빌딩)(아이피맥스특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 에스케이하이닉스 주식회사 | 경기도 이천시 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.06.24 | 수리 (Accepted) | 1-1-2011-0482914-59 |
| 2 | 보정요구서 Request for Amendment |
2011.07.05 | 발송처리완료 (Completion of Transmission) | 1-5-2011-0059679-06 |
| 3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2011.07.20 | 수리 (Accepted) | 1-1-2011-0559856-82 |
| 4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 5 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.03.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 Report of Prior Art Search |
2012.04.19 | 수리 (Accepted) | 9-1-2012-0031214-40 |
| 7 | 의견제출통지서 Notification of reason for refusal |
2012.11.12 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0681420-55 |
| 8 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.12.11 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-1027090-06 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.12.11 | 수리 (Accepted) | 1-1-2012-1027089-59 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 11 | 등록결정서 Decision to grant |
2013.05.23 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0353121-94 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 기판 상에서 수평 방향으로 연장되고 수직 방향으로 적층된 복수의 도전성 라인들을 포함하고, 서로 이격 배치되는 배선 스택들;상기 배선 스택들의 측벽 상에 형성되고, 상기 복수의 도전성 라인들과 전기적으로 연결되는 정보 기록막;상기 복수의 도전성 라인들과의 사이에 상기 정보 기록막을 협지하면서, 상기 복수의 도전성 라인들과 교차하도록 수직 방향으로 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 정보 기록막의 적어도 일부분을 포함하는 비휘발성 메모리 셀들이 정의되는 채널막들; 및상기 채널막들의 상기 복수의 도전성 라인들과 반대되는 일면 상에 형성된 게이트 절연막, 및 상기 게이트 절연막의 상기 채널막과 반대되는 일면 상에 형성되어 각 채널막들의 전기적 전도도를 제어함으로써, 상기 비휘발성 메모리 셀들과 상기 각 채널막 사이의 전기적 연결을 제어하는 게이트 전극을 갖는 제어 게이크 구조를 포함하는 비휘발성 메모리 장치 |
| 2 |
2 제 1 항에 있어서,상기 정보 기록막은 이웃하는 상기 배선 스택들 상에 측벽에 각각 배치되어 서로 대향하는 제 1 및 제 2 정보 기록막을 포함하고, 상기 채널막들은, 상기 이웃하는 배선 스택들의 복수의 도전성 라인들과 상기 제 1 및 제 2 정보 기록막을 각각 협지하면서, 상기 복수의 도전성 라인들과 교차하도록 수직 방향으로 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 제 1 및 제 2 정보 기록막의 적어도 일부분을 포함하는 상기 비휘발성 메모리 셀들이 정의되는 제 1 및 제 2 채널막들을 포함하며,상기 제어 게이트 구조는 상기 제 1 및 제 2 채널막에 접하도록 배치된 상기 제 1 및 제 2 채널막의 공통 제어 게이트 구조인 것을 특징으로 하는 비휘발성 메모리 장치 |
| 3 |
3 제 1 항에 있어서, 상기 정보 기록막은 상변화 재료, 가변 저항성 재료, 프로그램 가능한 금속화셀(programmable metalliztion cell; PMC) 재료, 자성체 재료 또는 이들의 조합을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치 |
| 4 |
4 제 1 항에 있어서, 상기 복수의 도전성 라인들은 각각 워드라인 및 비트라인 중 어느 하나로 동작하고, 상기 채널막은 상기 워드라인 및 상기 비트라인 중 다른 하나로 동작하는 것을 특징으로 하는 비휘발성 메모리 장치 |
| 5 |
5 제 1 항에 있어서, 상기 배선 스택들은 상기 복수의 도전성 라인들을 전기적으로 분리하기 위한 층간 절연막 패턴들을 더 포함하고, 상기 복수의 도전성 라인들은 상기 층간 절연막 패턴들의 측면으로부터 리세스된 것을 특징으로 하는 비휘발성 메모리 장치 |
| 6 |
6 기판 상에 제 1 절연막들 및 제 1 도전막들을 교번하여 반복적으로 적층하는 단계;적층된 상기 제 1 절연막들 및 상기 제 1 도전막들을 연속적으로 라인 패터닝하여, 복수의 도전성 라인들 및 이들 사이의 층간 절연막 패턴들을 포함하고, 서로 이격된 배선 스택들을 형성하는 단계;상기 배선 스택들의 서로 대향하는 측벽들을 포함하는 표면 상에 정보 기록막을 형성하는 단계;상기 복수의 도전성 라인들과의 사이에 상기 정보 기록막을 협지하면서 상기 복수의 도전성 라인들을 가로질러 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 정보 기록막의 적어도 일부분을 포함하는 비휘발성 메모리 셀들이 정의되는 채널막들을 형성하는 단계; 및상기 채널막들에 각각 접하는 게이트 절연막, 및 상기 게이트 절연막 상에 형성되어 각 채널막들의 전기적 전도도를 제어함으로써, 상기 비휘발성 메모리 셀들과 상기 각 채널막 사이의 전기적 연결을 제어하는 게이트 전극을 갖는 제어 게이트 구조들을 형성하는 단계를 포함하는 비휘발성 메모리 장치의 제조 방법 |
| 7 |
7 제 6 항에 있어서, 상기 정보 기록막을 형성하는 단계는,상기 배선 스택들 상에 정보 기록 재료층을 콘포멀하게 형성하는 단계;상기 배선 스택들 사이의 트렌치들을 채우는 제 2 절연막을 형성하는 단계; 및상기 배선 스택들의 표면이 노출될 때까지 상기 제 2 절연막을 평탄화하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 8 |
8 제 7 항에 있어서, 상기 채널막들을 형성하는 단계는, 상기 정보 기록막과 접하여 상기 제 2 절연막을 수직 방향으로 관통하는 제 1 관통홀을 형성하는 단계; 및상기 제 1 관통홀을 반도체 재료로 채우는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 9 |
9 제 8 항에 있어서, 상기 제어 게이트 구조들을 형성하는 단계는, 상기 채널막들과 접하여 상기 제 2 절연막을 수직 방향으로 관통하는 제 2 관통홀을 형성하는 단계; 상기 제 2 관통홀 내에 상기 채널막과 접하도록 상기 게이트 절연막을 형성하는 단계; 및상기 제 2 관통홀 내에 상기 게이트 절연막과 접하도록 상기 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 10 |
10 제 7 항에 있어서, 상기 제어 게이트 구조들을 형성하는 단계는, 상기 배선 스택들 사이의 상기 제 2 절연막을 수직 방향으로 관통하는 제 2 관통홀을 형성하는 단계; 및상기 제 2 관통홀 내에 상기 게이트 절연막 및 상기 게이트 절연막으로 둘러싸인 상기 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 11 |
11 제 10 항에 있어서, 상기 채널막들을 형성하는 단계는, 상기 정보 기록막과 상기 게이트 절연막에 접하도록 상기 제 2 절연막을 수직 방향으로 관통하는 제 1 관통홀을 형성하는 단계; 및상기 제 1 관통홀을 반도체 재료로 채우는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 12 |
12 제 6 항에 있어서, 상기 정보 기록막은 상변화 재료, 가변 저항성 재료, 프로그램 가능한 금속화셀 재료, 자성체 재료 또는 이들의 조합을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | KR101331859 | KR | 대한민국 | FAMILY |
| 2 | KR101735146 | KR | 대한민국 | FAMILY |
| 3 | US09331272 | US | 미국 | FAMILY |
| 4 | US09735203 | US | 미국 | FAMILY |
| 5 | US20140124729 | US | 미국 | FAMILY |
| 6 | US20160225825 | US | 미국 | FAMILY |
| 7 | WO2012169850 | WO | 세계지적재산권기구(WIPO) | FAMILY |
| 8 | WO2012169850 | WO | 세계지적재산권기구(WIPO) | FAMILY |
| 9 | WO2012169850 | WO | 세계지적재산권기구(WIPO) | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| DOCDB 패밀리 정보가 없습니다 | ||||
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1297088-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20110624 출원 번호 : 1020110061665 공고 연월일 : 20130816 공고 번호 : 특허결정(심결)연월일 : 20130523 청구범위의 항수 : 12 유별 : H01L 27/115 발명의 명칭 : 3차원 비휘발성 메모리 장치 및 이의 제조 방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
| 2 |
(권리자) 황철성 서울특별시 강남구... |
| 2 |
(의무자) 서울대학교산학협력단 서울특별시 관악구... |
| 3 |
(권리자) 에스케이하이닉스 주식회사 경기도 이천시... |
| 3 |
(의무자) 황철성 서울특별시 강남구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 256,500 원 | 2013년 08월 09일 | 납입 |
| 제 4 년분 | 금 액 | 212,800 원 | 2016년 02월 12일 | 납입 |
| 제 5 년분 | 금 액 | 212,800 원 | 2017년 07월 24일 | 납입 |
| 제 6 년분 | 금 액 | 152,000 원 | 2018년 07월 20일 | 납입 |
| 제 7 년분 | 금 액 | 286,340 원 | 2019년 09월 09일 | 납입 |
| 제 8 년분 | 금 액 | 278,000 원 | 2020년 08월 07일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2011.06.24 | 수리 (Accepted) | 1-1-2011-0482914-59 |
| 2 | 보정요구서 | 2011.07.05 | 발송처리완료 (Completion of Transmission) | 1-5-2011-0059679-06 |
| 3 | [출원서등 보정]보정서 | 2011.07.20 | 수리 (Accepted) | 1-1-2011-0559856-82 |
| 4 | 출원인정보변경(경정)신고서 | 2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 5 | 선행기술조사의뢰서 | 2012.03.13 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 | 2012.04.19 | 수리 (Accepted) | 9-1-2012-0031214-40 |
| 7 | 의견제출통지서 | 2012.11.12 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0681420-55 |
| 8 | [명세서등 보정]보정서 | 2012.12.11 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-1027090-06 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.12.11 | 수리 (Accepted) | 1-1-2012-1027089-59 |
| 10 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 11 | 등록결정서 | 2013.05.23 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0353121-94 |
| 12 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 13 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 14 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 15 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 16 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 기술번호 | KST2014058625 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서울대학교 |
| 기술명 | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 |
| 기술개요 |
본 발명의 실시예들은 3차원 비휘발성 메모리 장치 및 이의 제조 방법에 관한 것이다. 일 실시예에 따른 비휘발성 메모리 장치는, 기판 상에서 수직 방향으로 적층된 복수의 도전성 라인들을 포함하고, 서로 이격 배치되는 배선 스택들; 상기 배선 스택들의 측벽 상에 형성되고, 상기 복수의 도전성 라인들과 전기적으로 연결되는 정보 기록막; 상기 복수의 도전성 라인들과의 사이에 상기 정보 기록막을 협지하면서 상기 복수의 도전성 라인들을 가로질러 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 정보 기록막의 적어도 일부분을 포함하는 비휘발성 메모리 셀들이 정의되는 채널막들; 및 상기 채널막들에 각각 접하는 게이트 절연막, 및 상기 게이트 절연막 상에 형성되어 각 채널막들의 전기적 전도도를 제어함으로써, 상기 비휘발성 메모리 셀들과 상기 각 채널막 사이의 전기적 연결을 제어하는 게이트 전극을 갖는 제어 게이트 구조들을 포함할 수 있다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415117601 |
|---|---|
| 세부과제번호 | 10034831 |
| 연구과제명 | PRAM 및 ReRAM 장비용 Precursor 및 ALD 공정 개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 서울대학교산학협력단 |
| 성과제출연도 | 2011 |
| 연구기간 | 200911~201210 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1711001926 |
|---|---|
| 세부과제번호 | 2012K1A1A2040157 |
| 연구과제명 | 축소화 한계에 영향을 받지 않는 미래 기억 소자 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201208~201807 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
특허성과
| [1020130039522] | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | 새창보기 |
|---|---|---|
| [1020120115758] | 저항 변화 메모리 소자 | 새창보기 |
| [1020120045904] | 가변 저항체 및 저항형 메모리 소자 | 새창보기 |
| [1020110072779] | 상변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [1020110061665] | 3차원 비휘발성 메모리 장치 및 이의 제조 방법 | 새창보기 |
| [1020110017043] | 비휘발성 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [1020090121205] | 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법 | 새창보기 |
| [1020080081657] | 박막증착방법 | 새창보기 |
중요키워드
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
|---|---|---|
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
| [KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|