| 1 |
1
기판에 각각 인접하여 배치되고 전기적으로 연결된 바이폴라 트랜지스터, 상변화 메모리 소자 및 MOS 트랜지스터를 포함하고,상기 바이폴라 트랜지스터는, 콜렉터 상에 배치된 SiGe으로 이루어진 베이스를 포함하고,상기 상변화 메모리 소자는 전류에 의하여 비정질 상태와 결정 상태로 가역적으로 변환되는 상변화 재료층; 및 상기 상변화 재료층의 하부에 콘택되며 SiGe으로 이루어진 발열층을 포함하는 임베디드 상변화 메모리,
|
| 2 |
2
제1항에 있어서, 상기 베이스의 두께는 50 내지 200nm인 것을 특징으로 하는 임베디드 상변화 메모리
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 상변화 메모리 소자는 전류에 의하여 비정질 상태와 결정 상태로 가역적으로 변환되는 상변화 재료층; 및 상기 상변화 재료층의 하부에 콘택되며, W, Ti, TiW, TiN, TiAlN, Ta 및 이들의 화합물 중에서 선택된 적어도 하나로 이루어진 발열층을 포함하는 것을 특징으로 하는 임베디드 상변화 메모리
|
| 5 |
5
제1항에 있어서, 상기 상변화 메모리 소자는 상기 바이폴라 트랜지스터 및 상기 MOS 트랜지스터 이외의 기판 상의 절연층 상에 형성된 것을 특징으로 하는 임베디드 상변화 메모리
|
| 6 |
6
제1항에 있어서, 상기 상변화 메모리 소자는 상기 바이폴라 트랜지스터 및 상기 MOS 트랜지스터 이외의 기판의 상부의 웰 상에 형성된 것을 특징으로 하는 임베디드 상변화 메모리
|
| 7 |
7
기판에 바이폴라 트랜지스터의 콜렉터와 콜렉터 연결층 및 MOS 트랜지스터의 웰을 형성하는 단계; 상기 바이폴라 트랜지스터와 상기 MOS 트랜지스터 이외의 기판 상에 절연층을 형성하는 단계;상기 콜렉터와 콜렉터 연결층 및 상기 웰 상에 게이트절연층을 형성하는 단계;상기 웰 상의 게이트절연층 상에 게이트전극을 형성하여 MOS 트랜지스터를 형성하는 단계;상기 콜렉터와 콜렉터 연결층 상의 상기 게이트절연층을 제거하는 단계;상기 게이트절연층이 제거된 상기 콜렉터 상에 SiGe으로 이루어진 베이스를 형성하는 단계; 및상기 베이스 상에 에미터전극을 형성하고 상기 콜렉터 연결층 상에 콜렉터전극을 형성하여 바이폴라 트랜지스터를 형성하는 단계를 포함하는 임베디드 상변화 메모리의 제조방법
|
| 8 |
8
제7항에 있어서, 상기 SiGe으로 이루어진 베이스를 형성하는 것과 동시에 상기 절연층 상에 상기 SiGe으로 이루어진 발열층을 형성하는 단계를 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 9 |
9
제8항에 있어서, 상기 발열층 상에 상변화 재료층을 콘택하여 상변화 메모리 소자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 10 |
10
제7항에 있어서, 상기 베이스를 형성하는 단계는,상기 게이트절연층이 제거된 콜렉터를 포함하는 상기 기판의 전면에 SiGe층을 균일한 두께로 증착하는 단계; 및상기 콜렉터 상부 및 상기 콜렉터와 인접한 기판 상의 일부 영역에 한정되도록 상기 SiGe층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 11 |
11
제8항에 있어서, 상기 베이스 및 상기 발열층을 동시에 형성하는 단계는,상기 게이트절연층이 제거된 콜렉터를 포함하는 상기 기판의 전면에 SiGe층을 균일한 두께로 증착하는 단계; 및상기 콜렉터 상부, 상기 콜렉터와 인접한 기판 상의 일부 영역 및 상기 절연층 상에 한정되도록 상기 SiGe층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 12 |
12
제10항 또는 제11항에 있어서, 상기 SiGe층은 증착과 동시에 불순물을 주입하는 단계를 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 13 |
13
제7항에 있어서, 상기 바이폴라 트랜지스터를 형성하는 단계 이후에,상기 절연층 상에 SiGe, W, Ti, TiW, TiN, TiAlN, Ta 및 이들의 화합물 중에 선택된 적어도 하나로 이루어진 발열층을 형성하는 단계; 및상기 발열층 상에 상변화 재료층을 콘택하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 14 |
14
제9항에 있어서, 상기 상변화 메모리 소자를 형성하는 단계 이후에,상기 상변화 메모리를 상기 MOS 트랜지스터와 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
| 15 |
15
제9항에 있어서, 상기 상변화 메모리 소자를 형성하는 단계 이후에,상기 상변화 메모리 소자를 상기 바이폴라 트랜지스터와 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 상변화 메모리의 제조방법
|
