| 1 |
1
실리콘 기판의 상부에 트랜지스터의 소스를 형성하고, 저장 전극과 플레이트 전극을 포함하는 저장 커패시터를 형성하는 반도체 기억 장치의 제조 방법에 있어서; 상기 트랜지스터가 형성된 기판의 상부에 산화막(11)을 증착한 후 상기 소스와 상기 저장 전극을 접촉시키기 위해 상기 소스 영역 위의 상기 산화막(11)을 식각하고, 저압 화학 증착(LPCVD)방법으로 웨이퍼의 표면위에 다결정 실리콘 층(12)을 형성하며, 상기 다결정 실리콘 층(12)위에 질화막(13)과 다결정 실리콘 층(14)과 질화막(15) 및 저온 산화막(16)을 순차로 각각 소정의 두께로 형성하는 단계와, 습식 식각에 의해 상기 저온 산화막(16)과 상기 질화막(15)을 순차로 식각하여 저장 전극의 패턴을 형성하고, 상기 산화막(16)의 패턴을 마스크로서 이용하여 상기 다결정 실리콘 층(14)을 이방성 건식 식각하여 상기 소스영역 위에만 기둥 형성으로 남기고 상기 산화막 패턴을 선택적으로 제거하는 단계와; 열 산화 방법에 의해 상기 기둥 형상의 다결정 실리콘(14)의 측면에만 선택적으로 산화막(17)을 성장시키는 단계와; 이방성 건식 식각 방법으로 상층의 질화막(15)과 상기 기둥 형상의 다결정 실리콘 층(14) 아래 부분을 제외한 부분의 하층의 질화막(13)을 제거한 후, 상기 기둥 형상 이래에 남아 있는 상기 질화막(13)과의 식각 비를 고려한 건식 식각 방법에 의해 상기 기둥 형상의 아래 부분을 제외한 부분의 상기 다결정 실리콘 층(12)과, 상기 측면 산화막(17) 내부의 상기 다결정 실리콘 층(14) 및 상기 질화막(13)을 각각 제거하는 단계와; 웨이퍼의 상면에 다결정 실리콘을 소정의 두께로 적층한 후, 이방성 건식 식각 방법에 의해 상기 산화막(17)의 측면 부분(18)을 제외한 나머지 부분의 상기 적층된 다결정 실리콘 층을 식각하는 단계와; 상기 산화막(17) 및 상기 질화막(13a)을 습각하여 두 개의 컵 또는 상자가 중첩된 것과 같은 구조의 저장 전극을 완성하고, 이 저장 전극의 표면에 전하 축적을 위한 절연막을 형성한 후 상기 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법
|
| 2 |
2
실리콘 기판의 상부에 트랜지스터의 소스를 형성하고, 저장 전극과 플레이트 전극을 포함하는 저장 커패시터를 형성하는 반도체 기억 장치의 제조 방법에 있어서; 상기 트랜지스터가 형성된 기판의 상부에 산화막(21)을 증착한 후 상기 소스와 상기 저장 전극을 접촉시키기 위해 상기 소스 영역 위치 상기 산화막(21)을 식각하고, 웨이퍼의 표면 위에 다결정 실리콘 층(22)을 형성하며, 상기 다결정 실리콘 층(22)위에 질화막(23)과 산화막(24)을 순차로 각각 소정의 두께로 형성하는 단계와; 사진 식각 방법에 의해 상기 산화막(24)의 저장 전극 패턴을 정의하는 단계와; 웨이퍼의 표면에 소정의 두께로 질화막을 적층한 후 이방성 식각에 의해 상기 산화막 패턴(24)의 측면 부분의 질화막(25)만 남겨 두고 나머지 부분의 질화막을 제거하는 단계와; 습식 식각 방법을 이용하여 상기 산화막 패턴(24)을 제거하는 단계와; 이방성 건식 식각 방법에 의해 상기 질화막(23)을 식각한 후, LPCVD방법에 의해 다결정 실리콘을 소정의 두께로 적층하고 이를 이방성 건식 식각하여 상기 질화막(25)의 양측면에만 다결정 실리콘(26)이 남도록하고 나머지 부분의 다결정 실리콘을 제거하되, 상기 적층된 다결정 실리콘(26)의 두께보다 더 깊이 식각하여 상기 산화막(21)에서 상기 건식 식각이 멈추어 지도록 하는 단계와; 습식 식각에 의해 상기 질화막(25)을 제거하여 두 개의 컵 또는 상자가 중첩된 것과 유사한 구조의 저장 전극을 완성하고, 이 저장 전극의 표면에 전하 축적을 위한 절연막을 형성한 후 상기 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기억장치의 제조 방법
|
