| 1 |
1
3차원 집적회로 집적화를 위한 웨이퍼 가공 방법에 있어서,
a) 하부 층 기판에 트랜지스터를 형성하고 PMD 산화 막을 형성하는 단계;
b) 감광막 패턴과 건식 식각 법을 이용하여 게이트 전극/소오스/드레인 영역에 콘택 홀 형성하고 금속 배리어 막과 금속 텅스텐을 증착하고 에치백(etchback)하여 콘택을 형성하는 단계;
c) 상기 하부 층 기판의 전면에 제 1 금속 배선을 형성하는 단계;
d) 상기 하부 층 기판 전면에 산화 막을 CVD방법으로 증착하고 CMP 방법으로 광역 평탄화하는 단계;
e) 상기 하부 층 기판의 전면에 관통 비아 홀을 형성하는 단계;
f) 상기 하부 층 기판의 전면으로 상기 관통 비아 홀과 연결되는 제 2 금속 배선을 형성하는 단계;
g) 상기 하부 층 기판의 전면에 산화 막을 형성하고 CMP 방법으로 광역 평탄화하는 단계;
h) 상기 하부 층 기판의 전면에 질화 막 또는 산화 막을 추가 증착하는 단계;
i) 상부 층 웨이퍼와 본딩하는 단계;
j) 상기 상부 층 웨이퍼를 베벨 에치(bevel etch)하는 단계;
k) 웨이퍼 얼라인먼트를 형성하는 단계; 및
l) 상기 상부 층 웨이퍼를 패터닝 하고, 상기 a) 내지 i) 단계를 반복하여 3차원 집적회로를 집적화하는 단계로 이루어진 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 2 |
2
제 1 항에 있어서,
상기 e) 단계의 관통 비아 홀 형성은 e-1) 금속 배리어 막과 금속 텅스텐을 증착하는 단계; 및
e-2) 에치백(etchback)하여 비아를 형성하는 단계로 구성되는 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 3 |
3
제 1 항에 있어서,
상기 i) 단계는 i-1) bonding을 위한 금속, 합금, 박막재료 중 어느 하나를 증착 하는 단계; 및
i-2) 열 또는 압력, 또는 열과 압력을 동시에 가하여 하부 층과 상부 층 기판을 bonding 하는 단계로 이루어진 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 4 |
4
제 1 항에 있어서,
상기 i) 단계 이후, 상기 상부 층 웨이퍼를 얇게 가공하는 단계가 더 포함되는 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 5 |
5
제 1 항에 있어서,
상기 i) 단계 이후, 상기 상부 층 및 하부 층 웨이퍼를 동시에 얇게 가공하는 단계가 더 포함되는 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 6 |
6
제 1 항에 있어서,
상기 j) 단계는 j-1) 포토 레지스터를 웨이퍼 표면에 코팅하고 화학 용매를 웨이퍼 테두리의 한 점에 고정 분사시키고 웨이퍼를 회전시켜서, 테두리에 있는 포토 레지스터만을 제거하기 위한 사전준비 단계;
j-2) 식각 공정을 통하여 상부에 있는 실리콘 웨이퍼와, bonding층 물질을 포함하여 집적회로 설계에 따라 하부 층 일부를 제거하는 단계; 및
j-3) 세정공정으로 잔류 포토레지스터를 제거하여 베벨 에치 공정을 수행하는 단계로 이루어진 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 7 |
7
제 1 항에 있어서,
상기 j) 단계는 j-1) 포토 레지스터를 웨이퍼 표면에 코팅하고 포토리소그래피 공정을 통해 웨이퍼 테두리에 있는 포토 레지스터만을 제거하기 위한 사전준비 단계;
j-2) 식각 공정을 통하여 상부에 있는 실리콘 웨이퍼와, bonding층 물질을 포함하여 집적회로 설계에 따라 하부 층 일부를 제거하는 단계; 및
j-3) 세정공정으로 잔류 포토레지스터를 제거하여 베벨 에치 공정을 수행하는 단계로 이루어진 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 8 |
8
제 1 항에 있어서,
상기 k) 단계는, k-1) 포토 리쏘그래피 장비에서 빛을 노광 하여 하부 층에 남아있는 얼라인먼트 키와 버어니어 정보를 읽어 들이는 단계;
k-2) 상부 층에 칩을 형성하기 위하여 포토 레지스터를 상부 층에 코팅하는 단계;
k-3) 포토 마스크에 빛을 노광 하는 단계;
k-4) 현상하는 단계;
k-5) 구현된 결과를 CD SEM에서 측정하는 단계;
k-6) 측정 값을 하부 층에서 읽어 들인 정보와 비교하여 보정 값을 얻는 단계; 및
k-7) 보정 값을 적용하여 웨이퍼 얼라인먼트를 수행하는 단계로 이루어진 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 9 |
9
제 1 항 또는 제 2 항에 있어서,
상기 관통 비아 홀은 하부 측 via를 형성할 때, 동시에 이루어지는 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
| 10 |
10
제 9 항에 있어서,
상기 관통 비아의 크기는 상하층 각각에서 금속배선에 적용된 배선기술과 deep submicron 디자인 룰을 적용하는 것을 특징으로 하는 3차원 집적회로 집적화 시 상부 층 실리콘의 품질을 유지하기 위한 웨이퍼 가공 방법
|
