맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비대칭 2-단자 바이리스터 소자

  • 기술번호 : KST2015116194
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시 예는 비대칭 2-단자 바이리스터 소자와 그 제작 방법에 관한 것이다.실시 예에 따른 비대칭 2-단자 바이리스터 소자는, 기판; 상기 기판 상에 형성된 제1반도체 층; 상기 제1반도체 층 상에 형성된 제2반도체 층; 상기 제2반도체 층 상에 형성된 제3반도체 층; 상기 제1반도체 층과 전기적으로 연결된 제1전도층; 및 상기 제3반도체 층과 전기적으로 연결된 제2전도층;을 포함하고, 상기 제2반도체 층은 제1불순물 영역과 제2불순물 영역을 갖고, 상기 제1불순물 영역의 농도는 상기 제2불순물 영역의 농도보다 크다.
Int. CL H01L 27/108 (2006.01) H01L 27/105 (2006.01) H01L 21/8242 (2006.01)
CPC H01L 27/108(2013.01) H01L 27/108(2013.01)
출원번호/일자 1020120146580 (2012.12.14)
출원인 한국과학기술원
등록번호/일자
공개번호/일자 10-2014-0080741 (2014.07.01) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항 심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.14)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전광역시 유성구
2 문동일 대한민국 대전 유성구
3 최성진 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.12.14 수리 (Accepted) 1-1-2012-1043527-21
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
3 선행기술조사의뢰서
Request for Prior Art Search		 2013.07.03 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2013.08.08 수리 (Accepted) 9-1-2013-0063871-45
5 의견제출통지서
Notification of reason for refusal		 2014.02.19 발송처리완료 (Completion of Transmission) 9-5-2014-0120446-53
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.04.16 수리 (Accepted) 1-1-2014-0360086-35
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.04.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0360087-81
8 의견제출통지서
Notification of reason for refusal		 2014.08.20 발송처리완료 (Completion of Transmission) 9-5-2014-0565261-73
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.10.20 수리 (Accepted) 1-1-2014-1000585-97
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.10.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-1000586-32
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
14 거절결정서
Decision to Refuse a Patent		 2015.02.23 발송처리완료 (Completion of Transmission) 9-5-2015-0121738-93
15 [법정기간연장]기간연장(단축, 경과구제)신청서
[Extension of Legal Period] Request for Extension of Period (Reduction, Expiry Reconsideration)		 2015.03.26 수리 (Accepted) 7-1-2015-0012002-23
16 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)		 2015.04.27 보정승인 (Acceptance of amendment) 1-1-2015-0411090-38
17 거절결정서
Decision to Refuse a Patent		 2015.06.05 발송처리완료 (Completion of Transmission) 9-5-2015-0379023-95
18 심사관의견요청서
Request for Opinion of Examiner		 2015.08.20 수리 (Accepted) 7-8-2015-0021124-14
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
20 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
21 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판;상기 기판 상에 형성된 제1반도체 층;상기 제1반도체 층 상에 형성된 제2반도체 층;상기 제2반도체 층 상에 형성된 제3반도체 층;상기 제1반도체 층과 전기적으로 연결된 제1전도층; 및상기 제3반도체 층과 전기적으로 연결된 제2전도층;을 포함하고,상기 제2반도체 층은 제1불순물 영역과 제2불순물 영역을 갖고, 상기 제1불순물 영역의 농도는 상기 제2불순물 영역의 농도보다 큰, 비대칭 2-단자 바이리스터 소자
2 2
제1항에 있어서, 상기 제1 내지 제3반도체 층과 상기 제1 및 제2전도층을 전기적으로 분리시키는 절연층을 더 포함하는, 비대칭 2-단자 바이리스터 소자
3 3
제1항에 있어서,상기 기판은 실리콘 웨이퍼, 스트레인드 실리콘 웨이퍼, 게르마늄 웨이퍼, 스트레인드 게르마늄 웨이퍼, 실리콘 게르마늄 웨이퍼, 절연층 매몰 실리콘 웨이퍼, 절연층 매몰 스트레인드 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼 및 절연층 매몰 실리콘 게르마늄 중 적어도 하나인 비대칭 2-단자 바이리스터 소자
4 4
제1항에 있어서,상기 제3반도체 층과 상기 제2전도층 사이에 형성된 컨택 랜딩패드 (contact landing pad)를 더 포함하고,상기 컨택 랜딩패드는 금속층, 비정질 실리콘층 및 에피택셜 성장층 중 어느 하나인 비대칭 2-단자 바이리스터 소자
5 5
제1항에 있어서,상기 제1 및 제3반도체 층이 N형 반도체 층이면,상기 제2반도체 층은 P+-P0 형 반도체 층 또는 P0 -P+ 형 반도체 층인 비대칭 2-단자 바이리스터 소자
6 6
제1항에 있어서,상기 제1 및 제3반도체 층이 P형 반도체 층이면,상기 제2반도체 층은 N+-N0 형 반도체 층 또는 N0- N+ 형 반도체 층인 비대칭 2-단자 바이리스터 소자
7 7
제1항에 있어서,상기 제1 및 제3반도체 층이 N형 반도체 층이고, 상기 제2반도체 층이 P형 반도체 층이고,상기 제1 및 제3반도체 층의 물질의 밸런스 밴드 에너지는 상기 제2반도체 층의 물질의 밸런스 밴드 에너지보다 낮고, 상기 제1 및 제3반도체 층의 물질의 컨덕션 밴드 에너지는 상기 제2반도체 층의 물질의 컨덕션 밴드 에너지보다 낮고, 상기 제1 및 제3반도체 층의 물질의 에너지 갭은 상기 제2반도체 층의 물질의 에너지 갭보다 큰, 비대칭 2-단자 바이리스터 소자
8 8
제1항에 있어서,상기 제1 및 제3반도체 층이 P형 반도체 층이고, 상기 제2반도체 층이 N형 반도체 층이고, 상기 제1 및 제3반도체 층의 물질의 밸런스 밴드 에너지는 상기 제2반도체 층의 물질의 밸런스 밴드 에너지보다 높고,상기 제1 및 제3반도체 층의 물질의 컨덕션 밴드 에너지는 상기 제2반도체 층의 물질의 컨덕션 밴드 에너지보다 높고,상기 제1 및 제3반도체 층의 물질의 에너지 갭은 상기 제2반도체 층의 물질의 에너지 갭보다 큰, 비대칭 2-단자 바이리스터 소자
9 9
기판 상에 제1반도체 층, 제2반도체 층 및 제3반도체 층을 순서대로 형성하는 단계;상기 제3반도체 층 상에 식각용 하드마스크를 형성하는 단계;상기 제1반도체 층의 일부까지 식각공정을 하고, 상기 식각용 하드마스크를 제거하는 단계;상기 제1 내지 제3반도체층 상에 절연층을 형성하는 단계; 및상기 제1반도체 층과 연결되는 제1전도층과 상기 제3반도체 층과 연결되는 제2전도층을 상기 절연층에 형성하는 단계;를 포함하는, 비대칭 2-단자 바이리스터 소자의 제작 방법
10 10
제9항에 있어서,상기 제1 내지 제3반도체 층을 열처리하는 단계를 더 포함하는, 비대칭 2-단자 바이리스터 소자의 제작 방법
11 11
제9항에 있어서,상기 제1반도체 층, 제2반도체 층 및 제3반도체 층을 순서대로 형성하는 단계는 이온주입, 에피택셜 성장 및 선택적 에피택셜 성장 중 적어도 하나의 방법을 포함하고,상기 에피택셜 성장 또는 상기 선택적 에피택셜 성장 물질은, 실리콘, 스트레인드 실리콘, 게르마늄, 스트레인드 게르마늄, 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나인, 비대칭 2-단자 바이리스터 소자의 제작 방법
12 12
제9항에 있어서,상기 식각용 하드마스크는 식각 선택비를 가지는 각광막, 산화막 및 질화막 중 적어도 하나인, 비대칭 2-단자 바이리스터 소자의 제작 방법
13 13
기판;상기 기판 상에 형성된 제1반도체 층;상기 기판 상에 형성되고, 상기 제1반도체 층과 이격된 제3반도체 층;상기 기판 상에 형성되고, 상기 제1반도체 층과 상기 제3반도체 층 사이에 배치되는 제2반도체 층;상기 제1반도체 층과 전기적으로 연결된 제1전도층; 및상기 제3반도체 층과 전기적으로 연결된 제2전도층;을 포함하고,상기 제2반도체 층은 제1불순물 영역과 제2불순물 영역을 갖고, 상기 제1불순물 영역의 농도는 상기 제2불순물 영역의 농도보다 큰, 비대칭 2-단자 바이리스터 소자
14 14
제13항에 있어서,상기 제1 내지 제3반도체 층과 제1 및 제2전도층을 전기적으로 분리시키는 절연층을 더 포함하는, 비대칭 2-단자 바이리스터 소자
15 15
제13항에 있어서,상기 기판은 절연층 매몰 실리콘 웨이퍼, 절연층 매몰 스트레인드 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼 및 절연층 매몰 실리콘 게르마늄 웨이퍼 중 적어도 하나인, 비대칭 2-단자 바이리스터 소자
16 16
제13항에 있어서,상기 제1 및 제3반도체 층이 N형 반도체 층이면,상기 제2반도체 층은 P+-P0 형 반도체 층 또는 P0 -P+ 형 반도체 층인, 비대칭 2-단자 바이리스터 소자
17 17
제13항에 있어서,상기 제1 및 제3반도체 층이 P형 반도체 층이면,상기 제2반도체 층은 N+-N0 형 반도체 층 또는 N0- N+ 형 반도체 층인, 비대칭 2-단자 바이리스터 소자
18 18
제13항에 있어서,상기 제1 및 제3반도체 층이 N형 반도체 층이고, 상기 제2반도체 층이 P형 반도체 층이고,상기 제1 및 제3반도체 층의 물질의 밸런스 밴드 에너지는 상기 제2반도체 층의 물질의 밸런스 밴드 에너지보다 낮고, 상기 제1 및 제3반도체 층의 물질의 컨덕션 밴드 에너지는 상기 제2반도체 층의 물질의 컨덕션 밴드 에너지보다 낮고, 상기 제1 및 제3반도체 층의 물질의 에너지 갭은 상기 제2반도체 층의 물질의 에너지 갭보다 큰, 비대칭 2-단자 바이리스터 소자
19 19
제13항에 있어서,상기 제1 및 제3반도체 층이 P형 반도체 층이고, 상기 제2반도체 층이 N형 반도체 층이고, 상기 제1 및 제3반도체 층의 물질의 밸런스 밴드 에너지는 상기 제2반도체 층의 물질의 밸런스 밴드 에너지보다 높고,상기 제1 및 제3반도체 층의 물질의 컨덕션 밴드 에너지는 상기 제2반도체 층의 물질의 컨덕션 밴드 에너지보다 높고,상기 제1 및 제3반도체 층의 물질의 에너지 갭은 상기 제2반도체 층의 물질의 에너지 갭보다 큰, 비대칭 2-단자 바이리스터 소자
20 20
기판 상에 제2반도체 층을 형성하는 단계;상기 제2반도체 층 상에 이온주입용 하드마스크를 형성하고, 제1 및 제3반도체 층을 형성하는 단계;상기 제1 내지 제3반도체 층 상에 절연층을 형성하는 단계; 및상기 제1반도체 층과 연결되는 상기 제1전도층과 상기 제2반도체 층과 연결되는 제2전도층을 상기 절연층에 형성하는 단계;를 포함하는, 비대칭 2-단자 바이리스터 소자의 제작 방법
21 21
제20항에 있어서,상기 제1 및 제3반도체 층을 형성하는 단계는상기 제1 내지 제3반도체 층을 열처리하는 단계를 더 포함하는, 비대칭 2-단자 바이리스터 소자의 제작 방법
22 22
제20항에 있어서,상기 제2반도체 층을 형성하는 단계 및 제1 및 제3반도체 층을 형성하는 단계는 이온 주입, 에피택셜 성장 및 선택적 에피택셜 성장 중 적어도 하나의 방법을 포함하고,상기 에피택셜 성장 및 상기 선택적 에피택셜 성장 물질은, 실리콘, 스트레인드 실리콘, 게르마늄, 스트레인드 게르마늄, 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나인, 비대칭 2-단자 바이리스터 소자의 제작 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.