| 1 |
1
기판 상에 제1 타입의 제1 반도체 층을 형성하는 단계;상기 제1 반도체 층 상부에 제2 타입의 제2 반도체 층을 형성하는 단계;상기 제2 반도체 층 상부에 제1 타입의 제3 반도체 층을 형성하는 단계; 및상기 제3 반도체 층 상부에 제1 타입의 폴리 실리콘 층을 형성하는 단계를 포함하는 2-단자 바이리스터 제조 방법
|
| 2 |
2
제1항에 있어서,상기 제1 내지 제3 반도체 층에 의한 활성 반도체 영역을 전기적으로 분리시키기 위한 절연층을 형성하는 단계; 및상기 제1 반도체 층과 전기적으로 연결되는 제1 금속 층 및 상기 폴리 실리콘 층과 전기적으로 연결되는 제2 금속 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 3 |
3
제1항에 있어서,상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층이 N 타입, 상기 제2 반도체 층이 P 타입으로 형성된 경우,상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 밸런스 밴드 에너지가 상기 제2 반도체 층의 밸런스 밴드 에너지보다 낮고, 상기 제2 반도체 층의 컨덕션 밴드 에너지가 상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 컨덕션 밴드 에너지보다 높은 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 4 |
4
제1항에 있어서,상기 제1 및 3 반도체 층과 상기 폴리 실리콘 층이 P 타입, 상기 제2 반도체 층이 N 타입으로 형성된 경우,상기 제1 및 3 반도체 층과 상기 폴리 실리콘 층의 밸런스 밴드 에너지가 상기 제2 반도체 층의 밸런스 밴드 에너지보다 높고, 상기 제2 반도체 층의 컨덕션 밴드 에너지가 상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 컨덕션 밴드 에너지보다 낮은 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 5 |
5
제1항에 있어서,상기 제1 내지 제3 반도체 층 및 상기 폴리 실리콘 층을 형성하는 단계는이온 주입을 통해서 형성하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 6 |
6
제1항에 있어서,상기 제1 내지 제3 반도체 층을 형성하는 단계는에피택셜 성장 또는 선택적 에피택셜 성장을 통해서 형성하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 7 |
7
제1항에 있어서,상기 제1 내지 제3 반도체 층 및 상기 폴리 실리콘 층을 형성하는 단계는상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 에너지 밴드갭이 상기 제2 반도체 층의 에너지 밴드갭보다 크게 되도록 형성하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 8 |
8
제1항에 있어서,상기 제1 내지 제3 반도체 층을 형성하는 단계는실리콘, 스트레인드 실리콘, 게르마늄, 스트레인드 게르마늄, 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나의 물질을 이용하여 형성하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 9 |
9
제1항에 있어서,상기 기판은실리콘 웨이퍼, 스트레인드 실리콘 웨이퍼, 게르마늄 웨이퍼, 스트레인드 게르마늄 웨이퍼 및 실리콘 게르마늄 웨이퍼 중 하나를 포함하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 10 |
10
제1항에 있어서,상기 기판은절연층 매몰 실리콘 웨이퍼, 절연층 매몰 스트레인드 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼 및 절연층 매몰 실리콘 게르마늄 웨이퍼 중 하나를 포함하는 것을 특징으로 하는 2-단자 바이리스터 제조 방법
|
| 11 |
11
상기 제1항 내지 제10항 중 어느 한 항에 의한 방법으로 제조된 2-단자 바이리스터
|
| 12 |
12
기판 상에 형성된 제1 타입의 제1 반도체 층;상기 제1 반도체 층 상부에 형성된 제2 타입의 제2 반도체 층;상기 제2 반도체 층 상부에 형성된 제1 타입의 제3 반도체 층; 및상기 제3 반도체 층 상부에 형성된 제1 타입의 폴리 실리콘 층을 포함하는 2-단자 바이리스터
|
| 13 |
13
제12항에 있어서,상기 제1 반도체 층과 전기적으로 연결되는 제1 금속 층;상기 폴리 실리콘 층과 전기적으로 연결되는 제2 금속 층; 및상기 제1 내지 제3 반도체 층에 의한 활성 반도체 영역과 상기 제1 및 제2 금속 층을 전기적으로 분리시키기 위한 절연층을 더 포함하는 것을 특징으로 하는 2-단자 바이리스터
|
| 14 |
14
제12항에 있어서,상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층이 N 타입, 상기 제2 반도체 층이 P 타입인 경우,상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 밸런스 밴드 에너지가 상기 제2 반도체 층의 밸런스 밴드 에너지보다 낮고, 상기 제2 반도체 층의 컨덕션 밴드 에너지가 상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 컨덕션 밴드 에너지보다 높은 것을 특징으로 하는 2-단자 바이리스터
|
| 15 |
15
제12항에 있어서,상기 제1 및 3 반도체 층과 상기 폴리 실리콘 층이 P 타입, 상기 제2 반도체 층이 N 타입인 경우,상기 제1 및 3 반도체 층과 상기 폴리 실리콘 층의 밸런스 밴드 에너지가 상기 제2 반도체 층의 밸런스 밴드 에너지보다 높고, 상기 제2 반도체 층의 컨덕션 밴드 에너지가 상기 제1 및 제3 반도체 층과 상기 폴리 실리콘 층의 컨덕션 밴드 에너지보다 낮은 것을 특징으로 하는 2-단자 바이리스터
|
| 16 |
16
제12항에 있어서,상기 제1 내지 제3 반도체 층은실리콘, 스트레인드 실리콘, 게르마늄, 스트레인드 게르마늄, 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나의 물질에 의해 형성된 것을 특징으로 하는 2-단자 바이리스터
|
| 17 |
17
제12항에 있어서,상기 기판은실리콘 웨이퍼, 스트레인드 실리콘 웨이퍼, 게르마늄 웨이퍼, 스트레인드 게르마늄 웨이퍼, 실리콘 게르마늄 웨이퍼, 절연층 매몰 실리콘 웨이퍼, 절연층 매몰 스트레인드 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼 및 절연층 매몰 실리콘 게르마늄 웨이퍼 중 하나를 포함하는 것을 특징으로 하는 2-단자 바이리스터
|
| 18 |
18
이미터 영역에 형성된 반도체 층; 및상기 반도체 층 상부에 형성된 폴리 실리콘 층을 포함하는 2-단자 바이리스터
|
