맞춤기술찾기
이전대상기술
플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법
- 기술번호 : KST2015161361
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 플래시 메모리 셀 스트링 및 그 제조방법에 관한 것이다. 상기 플래시 메모리 셀 스트링은 다수 개의 셀 소자 및 상기 셀 소자의 끝단에 연결되는 스위칭 소자를 구비한다. 상기 셀 소자는 반도체 기판, 반도체 기판에 순차적으로 적층되는 투과 절연막, 전하 저장 노드, 컨트롤 절연막 및 제어 전극을 구비하고, 소스/드레인 영역은 형성되지 않는다. 상기 플래시 메모리 셀 스트링에서 상기 셀 소자와 셀 소자의 사이의 반도체 기판에는 매몰 절연막을 구비하여, 소스/드레인 기능을 수행하는 반전층이 쉽게 형성되도록 한다. 상기 스위칭 소자는 셀 소자와 연결된 쪽에 소스 또는 드레인 영역을 구비하지 않으며, 셀 소자와 연결되지 않은 쪽에 소스 또는 드레인 영역을 구비한다. 본 발명에 의하여 NAND 플래시 메모리의 셀 소자의 축소화 특성과 성능을 개선하고, 필요시 제어 전극 및 전하 저장 노드로부터의 fringing 전계를 통해 채널의 반전층을 유기해서 셀과 셀 사이 또는 셀 스트링이 전기적으로 연결되도록 한다. NAND 플래시, 소스/드레인, non-overlap, 메모리, 고집적, fringing 전계, 나노소자, I형, T형, 전하저장노드, 매몰 절연막 |
|---|---|
| Int. CL | H01L 27/115 (2011.01) H01L 21/8247 (2011.01) |
| CPC | H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) |
| 출원번호/일자 | 1020070126674 (2007.12.07) |
| 출원인 | 경북대학교 산학협력단 |
| 등록번호/일자 | 10-0914684-0000 (2009.08.24) |
| 공개번호/일자 | 10-2009-0059681 (2009.06.11) 문서열기 |
| 공고번호/일자 | (20090828) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2007.12.07) |
| 심사청구항수 | 36 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 경북대학교 산학협력단 | 대한민국 | 대구광역시 북구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 이종호 | 대한민국 | 대구 수성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 이지연 | 대한민국 | 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2007.12.07 | 수리 (Accepted) | 1-1-2007-0881553-45 |
| 2 | 보정요구서 Request for Amendment |
2007.12.18 | 발송처리완료 (Completion of Transmission) | 1-5-2007-0177091-77 |
| 3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2007.12.31 | 수리 (Accepted) | 1-1-2007-0948509-40 |
| 4 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2008.01.03 | 수리 (Accepted) | 1-1-2008-0004285-67 |
| 5 | 보정요구서 Request for Amendment |
2008.01.04 | 발송처리완료 (Completion of Transmission) | 1-5-2008-0001733-99 |
| 6 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2008.01.07 | 수리 (Accepted) | 1-1-2008-0009855-43 |
| 7 | 선행기술조사의뢰서 Request for Prior Art Search |
2008.09.08 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 8 | 선행기술조사보고서 Report of Prior Art Search |
2008.10.10 | 수리 (Accepted) | 9-1-2008-0062356-13 |
| 9 | 의견제출통지서 Notification of reason for refusal |
2009.01.23 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0032330-17 |
| 10 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2009.03.23 | 수리 (Accepted) | 1-1-2009-0173022-20 |
| 11 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2009.04.07 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2009-0209148-52 |
| 12 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2009.04.07 | 수리 (Accepted) | 1-1-2009-0209150-44 |
| 13 | 등록결정서 Decision to grant |
2009.08.18 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0343516-18 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성되며 상기 반도체 기판과 다른 반도체로 형성되는 제1 반도체 박막; 상기 제1 반도체 박막위에 형성되며 상기 반도체 기판과 같은 반도체로 형성되는 제2 반도체 박막; 상기 제2 반도체 박막 위에 형성되는 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 상기 셀 소자와 셀 소자의 사이의 제1 반도체 박막에 형성되는 매몰 절연막;을 구비하며, 상기 셀 소자는 소스 및 드레인 영역을 포함하지 않는 것을 특징으로 하는 플래시 메모리의 셀 스트링 |
| 2 |
2 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 셀 소자와 셀 소자 사이의 반도체 기판에 형성되는 매몰 절연막; 을 포함하고, 상기 셀 소자는 소스 및 드레인 영역을 포함하지 않는 것을 특징으로 하는 플래시 메모리의 셀 스트링 |
| 3 |
3 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성되며 상기 반도체 기판과 다른 반도체로 형성되는 제1 반도체 박막; 상기 제1 반도체 박막위에 형성되며 상기 반도체 기판과 같은 반도체로 형성되는 제2 반도체 박막; 상기 제2 반도체 박막 위에 형성되는 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 상기 제1 반도체 박막에 형성되는 매몰 절연막; 을 구비하며, 상기 셀 소자는 소스 및 드레인 영역을 포함하지 아니하며, 상기 매몰 절연막은 상기 셀 스트링의 셀 소자 영역의 제1 반도체 박막에 전체적으로 형성되는 것을 특징으로 하는 것을 특징으로 하는 플래시 메모리의 셀 스트링 |
| 4 |
4 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판; 상기 반도체 기판위에 형성된 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 및 상기 반도체 기판에 형성되는 매몰 절연막; 을 포함하고, 상기 셀 소자는 소스 및 드레인 영역을 포함하지 아니하며, 상기 매몰 절연막은 상기 셀 스트링의 셀 소자 영역의 반도체 기판에 전체적으로 형성되는 것을 특징으로 하는 것을 특징으로 하는 플래시 메모리의 셀 스트링 |
| 5 |
5 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 제어 전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 6 |
6 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 제어 전극과 겹치도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 7 |
7 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 셀 소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하거나, 상기 셀 소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하고 상기 절연성 스페이서들의 사이에 절연막을 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 8 |
8 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성되며 상기 반도체 기판과 다른 반도체로 형성되는 제1 반도체 박막; 상기 제1 반도체 박막위에 형성되며 상기 반도체 기판과 같은 반도체로 형성되는 제2 반도체 박막; 상기 제2 반도체 박막 위에 형성되는 투과 절연막; 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극; 상기 제2 반도체 박막의 표면에 형성되는 소스 및 드레인 영역; 상기 셀 소자와 셀 소자의 사이의 제1 반도체 박막에 형성되되, 상기 소스 및 드레인 영역의 하부에 형성되는 매몰 절연막; 을 구비하고, 상기 소스 및 드레인 영역은 상기 제어 전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 9 |
9 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리의 셀 스트링에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성된 투과 절연막, 상기 투과 절연막위에 순차적으로 형성된 저장 노드 및 컨트롤 절연막, 상기 컨트롤 절연막위에 형성된 제어 전극, 상기 반도체 기판의 표면에 형성되는 소스 및 드레인 영역, 셀 소자와 셀 소자 사이의 반도체 기판에 형성되되 상기 소스 및 드레인 영역의 하부에 형성되는 매몰 절연막 을 구비하고, 상기 소스 및 드레인 영역은 상기 제어 전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 10 |
10 제8항 내지 제9항 중 어느 한 항에 있어서, 상기 스위칭 소자의 소스/드레인 영역은 제어전극과 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 11 |
11 제8항 내지 제9항 중 어느 한 항에 있어서, 상기 스위칭 소자에 있어서, 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역은 상기 스위칭 소자의 제어전극과 겹치지 않게 형성되며, 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 그 소자의 제어전극과 겹치도록 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 12 |
12 제8항 내지 제9항 중 어느 한 항에 있어서, 상기 제어전극의 측면에 절연성 스페이서를 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 13 |
13 제8항 내지 제9항 중 어느 한 항에 있어서, 상기 스위칭 소자의 소스 및 드레인 영역은 셀 소자의 소스 및 드레인 영역보다 더 높은 농도로 도핑되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 14 |
14 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 스위칭 소자의 제어전극 아래에 형성되는 게이트 절연막은 셀 소자와 동일한 투과 절연막, 전하 저장노드 및 컨트롤 절연막으로 구성되거나, 한층 또는 다층의 절연막으로 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 15 |
15 제1항, 제2항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 투과 절연막은 한층 또는 다층의 절연막으로 형성되며, 다층의 절연막으로 형성되는 경우 서로 다른 유전상수와 밴드갭을 가진 물질들로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 16 |
16 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 전하저장노드는 한층 또는 한층 이상의 도전성 물질로 형성되고, 상기 전하저장노드가 다층으로 형성되는 경우, 식각 선택비가 다른 2 종류 또는 그 이상의 도전성 물질로 구성되되, 식각 선택비가 큰 반도체 물질을 셀 스트링 방향이나 워드라인 방향 또는 양 방향 모두에서 선택적으로 더 식각하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 17 |
17 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 전하저장노드는 한층 또는 한층 이상의 절연박막으로 형성되고, 상기 절연박막은 질화막 또는 금속산화물을 포함하며, 상기 다층의 절연물질로 형성된 전하저장노드는 유전상수나 밴드갭이 서로 다른 물질들로 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 18 |
18 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 컨트롤 절연막은 단층 또는 다층의 절연막으로 구성될 수 있으며, 다층으로 구성되는 경우 유전상수나 밴드갭이 서로 다른 물질들로 구성되는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 19 |
19 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 제어전극은 단층이나 다층의 도전성 물질로 구성되고, 다층으로 구성되는 경우 서로 다른 일함수를 갖는 도전성 물질들로 구성될 수 있으며, 상기 제어전극을 구성하는 물질로는 높은 농도의 p 형이나 n 형으로 도우핑된 Si, 폴리 Si, 폴리 Ge, 폴리 SiGe, 아몰퍼스 Si, 아몰퍼서 Ge, 아몰퍼스 SiGe, 금속산화물, 금속, 금속질화물, 실리사이드 중에서 하나 또는 둘 이상으로 이루어지는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 20 |
20 제8항 및 제9항 중 어느 한 항에 있어서, 상기 소스 및 드레인 영역은 셀 소자 및/또는 스위칭 소자에 존재하되 상기 소스 및 드레인 영역의 인접한 제어 전극과의 이격 거리는 0 |
| 21 |
21 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 제어전극 아래에 형성되는 채널의 도우핑 농도는 채널이 아닌 부분의 도우핑 농도보다 높게 형성하 는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 22 |
22 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 매몰 절연막 위에 단결정 반도체 박막이 형성되고, 상기 반도체 박막의 두께는 1 nm ~ 100 nm 범위에서 형성된 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 23 |
23 삭제 |
| 24 |
24 제1항, 제2항, 제3항, 제4항, 제8항 및 제9항 중 어느 한 항에 있어서, 상기 스위칭 소자의 제어전극 길이는 셀 소자의 제어 전극의 길이와 같거나 길게 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링 |
| 25 |
25 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는, 상기 셀 소자와 연결되는 쪽의 소스 또는 드레인이 형성되지 아니하고, 셀 소자와 연결되지 않는 쪽에만 소스 또는 드레인이 형성되는 것을 특징으로 하며, 상기 스위칭 소자의 제어 전극의 양쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되는 쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되지 않는 쪽의 반도체 기판에 매몰 절연막을 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
| 26 |
26 제25항에 있어서, 상기 셀 소자와 연결되지 않는 쪽에 형성된 소스 또는 드레인은 제어 전극과 겹치거나 겹치지 않도록 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
| 27 |
27 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는 상기 셀 소자와 연결되는 쪽 및 상기 셀 소자와 연결되지 않는 쪽에 모두 소스 또는 드레인 영역을 구비하고, 상기 소스 또는 드레인 영역은 제어 전극과 겹치지 않게 형성되는 것을 특징으로 하며, 상기 스위칭 소자의 제어 전극의 양쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되는 쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되지 않는 쪽의 반도체 기판에 매몰 절연막을 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
| 28 |
28 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 스위칭 소자에 있어서, 상기 스위칭 소자는 상기 셀 소자와 연결되는 쪽 및 상기 셀 소자와 연결되지 않는 쪽에 모두 소스 또는 드레인 영역을 구비하고, 상기 셀 소자와 연결되는 쪽의 소스 또는 드레인은 제어 전극과 겹치지 않게 형성되고, 상기 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 제어 전극과 겹치도록 형성되는 것을 특징으로 하며, 상기 스위칭 소자의 제어 전극의 양쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되는 쪽의 반도체 기판에 매몰 절연막을 형성하거나, 스위칭 소자의 제어 전극을 기준으로 셀 소자와 연결되지 않는 쪽의 반도체 기판에 매몰 절연막을 형성하는 것을 특징으로 하는 플래시 메모리 셀 스트링의 스위칭 소자 |
| 29 |
29 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 셀 소자에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성된 투과 절연막, 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극, 상기 제어 전극의 양측의 반도체 기판에 형성되는 매몰 절연막; 을 포함하고, 상기 셀 소자는 소스 및 드레인 영역을 포함하지 않는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
| 30 |
30 다수개의 셀 소자와 상기 셀 소자들의 양 가장자리에 배치되는 스위칭 소자로 구성되는 플래시 메모리의 셀 스트링에서의 상기 셀 소자에 있어서, 상기 셀 소자는 반도체 기판, 상기 반도체 기판위에 형성된 투과 절연막, 상기 투과 절연막 위에 순차적으로 형성된 전하 저장 노드, 컨트롤 절연막 및 제어 전극, 상기 제어 전극과 겹치지 않도록 상기 반도체 기판에 형성되는 소스 및 드레인 영역, 상기 제어 전극의 양측의 반도체 기판에 형성되는 매몰 절연막, 을 포함하는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
| 31 |
31 제29항 내지 제30항 중 어느 한 항에 있어서, 상기 전하저장노드는 한층 또는 한층 이상의 도전성 물질로 형성되고, 상기 전하저장노드가 다층으로 형성되는 경우, 식각 선택비가 다른 2 종류 또는 그 이상의 도전성 물질로 구성되되, 식각 선택비가 큰 반도체 물질을 셀 스트링 방향이나 워드라인 방향 또는 양 방향 모두에서 선택적으로 더 식각하는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
| 32 |
32 제29항 내지 제30항 중 어느 한 항에 있어서, 상기 전하저장노드는 한층 또는 2층 이상의 절연박막으로 형성되고, 상기 절연박막은 질화막 또는 금속산화물을 포함하며, 상기 전하저장노드가 다층의 절연물질로 형성되는 경우 유전상수나 밴드갭이 서로 다른 물질들로 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
| 33 |
33 제29항 내지 제30항 중 어느 한 항에 있어서, 상기 제어전극 아래의 반도체 영역에 단결정의 반도체 박막이 매몰되어 형성되는 것을 특징으로 하는 플래시 메모리 셀 스트링의 셀 소자 |
| 34 |
34 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리 셀 스트링 제조 방법에 있어서, (a) 반도체 기판위에 SiGe 박막 및 실리콘 박막을 순차적으로 형성하는 단계와; (b) 상기 반도체 기판, SiGe 박막 및 실리콘 박막에 소자격리영역을 형성하는 단계와; (c) 상기 결과물위에 투과 절연막을 형성하는 단계와; (d) 상기 결과물위에 전하저장 노드를 형성하는 단계와; (e) 상기 결과물위에 컨트롤 절연막 및 제어전극을 순차적으로 형성하는 단계와; (f) 상기 제어전극 사이의 SiGe 박막에 매몰 절연막을 형성하는 단계와; (g) 셀 소자 영역을 제외한 영역에서 소스/드레인 영역을 형성하는 단계와; (h) 상기 결과물 위에 층간 절연막을 형성하는 단계와; (i) 셀 소자를 제외한 영역의 소자에서 콘택이 필요한 곳에 콘택(contact)을 형성하고 금속층을 순차적으로 형성하는 단계 를 포함하는 플래시 메모리 셀 스트링 제조 방법 |
| 35 |
35 제34항에 있어서, 상기 (f) 단계 이후에 상기 제어 전극의 측벽에 절연막 스페이서를 형성하는 단계를 형성하는 단계를 더 구비하거나, 상기 (f) 단계 이후에 상기 제어 전극의 측벽에 절연막 스페이서를 형성하고, 셀 소자의 소스/드레인 영역 형성을 위한 이온주입을 하여, 상기 제어 전극과 겹치지 않는 소스/드레인 영역을 형성하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스트링 제조방법 |
| 36 |
36 순차적으로 연결된 다수개의 셀 소자 및 상기 연결된 셀 소자들의 끝단에 배치되어 해당 셀 스트링을 선택하기 위한 하나 또는 둘 이상의 스위칭 소자로 이루어지는 플래시 메모리 셀 스트링 제조 방법에 있어서, (a) 반도체 기판에 소자격리영역을 형성하는 단계와; (b) 상기 결과물위에 투과 절연막을 형성하는 단계와; (c) 상기 결과물위에 전하저장 노드를 형성하는 단계와; (d) 상기 결과물위에 컨트롤 절연막 및 제어전극을 순차적으로 형성하는 단계와; (e) 상기 제어전극 사이의 반도체 기판에 매몰 절연막을 형성하는 단계와; (f) 셀 소자 영역을 제외한 영역에서 소스/드레인 영역을 형성하는 단계와; (g) 상기 결과물 위에 층간 절연막을 형성하는 단계와; (h) 셀 소자 영역을 제외한 영역의 소자에서 콘택이 필요한 곳에 콘택(contact)을 형성하고 금속층을 순차적으로 형성하는 단계; 를 포함하는 플래시 메모리 셀 스트링 제조 방법 |
| 37 |
37 제36항에 있어서, 상기 (e) 단계 이후에 상기 제어 전극의 측벽에 절연막 스페이서를 형성하는 단계를 형성하는 단계를 더 구비하거나, 상기 (e) 단계 이후에 상기 제어 전극의 측벽에 절연막 스페이서를 형성하고, 셀 소자의 소스/드레인 영역 형성을 위한 이온주입을 하여, 상기 제어 전극과 겹치지 않는 소스/드레인 영역을 형성하는 단계를 더 구비하는 것을 특징으로 하는 플래시 메모리 셀 스트링 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US07960778 | US | 미국 | FAMILY |
| 2 | US20090184362 | US | 미국 | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US2009184362 | US | 미국 | DOCDBFAMILY |
| 2 | US7960778 | US | 미국 | DOCDBFAMILY |
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-0914684-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20071207 출원 번호 : 1020070126674 공고 연월일 : 20090828 공고 번호 : 특허결정(심결)연월일 : 20090818 청구범위의 항수 : 36 유별 : H01L 27/115 발명의 명칭 : 플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 경북대학교 산학협력단 대구광역시 북구... |
| 2 |
(의무자) 경북대학교 산학협력단 대구광역시 북구... |
| 2 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 724,500 원 | 2009년 08월 24일 | 납입 |
| 제 4 년분 | 금 액 | 832,000 원 | 2012년 08월 24일 | 납입 |
| 제 5 년분 | 금 액 | 832,000 원 | 2013년 08월 14일 | 납입 |
| 제 6 년분 | 금 액 | 832,000 원 | 2014년 07월 17일 | 납입 |
| 제 7 년분 | 금 액 | 1,468,000 원 | 2015년 07월 30일 | 납입 |
| 제 8 년분 | 금 액 | 1,468,000 원 | 2016년 02월 12일 | 납입 |
| 제 9 년분 | 금 액 | 1,027,600 원 | 2017년 07월 24일 | 납입 |
| 제 10 년분 | 금 액 | 1,110,000 원 | 2018년 07월 20일 | 납입 |
| 제 11 년분 | 금 액 | 1,110,000 원 | 2019년 08월 02일 | 납입 |
| 제 12 년분 | 금 액 | 1,110,000 원 | 2020년 08월 20일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2007.12.07 | 수리 (Accepted) | 1-1-2007-0881553-45 |
| 2 | 보정요구서 | 2007.12.18 | 발송처리완료 (Completion of Transmission) | 1-5-2007-0177091-77 |
| 3 | [출원서등 보정]보정서 | 2007.12.31 | 수리 (Accepted) | 1-1-2007-0948509-40 |
| 4 | [출원서등 보정]보정서 | 2008.01.03 | 수리 (Accepted) | 1-1-2008-0004285-67 |
| 5 | 보정요구서 | 2008.01.04 | 발송처리완료 (Completion of Transmission) | 1-5-2008-0001733-99 |
| 6 | [출원서등 보정]보정서 | 2008.01.07 | 수리 (Accepted) | 1-1-2008-0009855-43 |
| 7 | 선행기술조사의뢰서 | 2008.09.08 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 8 | 선행기술조사보고서 | 2008.10.10 | 수리 (Accepted) | 9-1-2008-0062356-13 |
| 9 | 의견제출통지서 | 2009.01.23 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0032330-17 |
| 10 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2009.03.23 | 수리 (Accepted) | 1-1-2009-0173022-20 |
| 11 | [명세서등 보정]보정서 | 2009.04.07 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2009-0209148-52 |
| 12 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2009.04.07 | 수리 (Accepted) | 1-1-2009-0209150-44 |
| 13 | 등록결정서 | 2009.08.18 | 발송처리완료 (Completion of Transmission) | 9-5-2009-0343516-18 |
| 14 | 출원인정보변경(경정)신고서 | 2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
| 15 | 출원인정보변경(경정)신고서 | 2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
| 기술정보가 없습니다 |
|---|
| 과제정보가 없습니다 |
|---|
중요키워드
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
|---|---|---|
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
| [KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|