1 |
1
기판 상에 절연막을 사이에 두고 수직으로 적층된 복수개의 반도체층들이 제 1 수평방향으로 일정 거리 이격되며 형성된 복수개의 액티브라인들;상기 각 액티브라인과 수직되게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 워드라인들; 및상기 복수개의 워드라인들 일측에 상기 각 워드라인과 나란하게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 상기 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 스트링선택라인들을 포함하여 구성되되,상기 각 스트링선택라인은 상기 복수개의 반도체층들을 지나가며 수직 적층된 복수개의 스트링선택트랜지스터들을 형성하고,상기 복수개의 스트링선택라인들의 개수가 n이고, 상기 복수개의 스트링선택트랜지스터들이 적층된 수직방향으로 가질 수 있는 문턱전압 상태의 수를 k라 하고, 상기 k에 해당하는 문턱전압 상태를 V0, V1, V2, V3,
|
2 |
2
제 1 항에 있어서,상기 L 값은 (n/2)x(k-1)보다 크지 않은 최대 정수 또는 상기 최대 정수에 1을 더한 것이 되도록 한 것을 특징으로 하는 3차원 적층형 메모리 어레이
|
3 |
3
제 2 항에 있어서,상기 각 반도체층을 따라 설정된 문턱전압은 상기 복수개의 스트링선택트랜지스터들이 가질 수 있는 문턱전압 범위 내로 일정하게 조절된 것을 특징으로 하는 3차원 적층형 메모리 어레이
|
4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 복수개의 워드라인들 타측에는 상기 각 워드라인과 나란하게 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 상기 제 2 수평방향으로 일정거리 이격되어 형성된 접지선택라인을 더 포함하여 구성된 것을 특징으로 하는 3차원 적층형 메모리 어레이
|
5 |
5
제 4 항에 있어서,상기 각 액티브라인은 상기 복수개의 반도체층들의 일단이 상하 층간에 전기적으로 연결되며 상기 스트링선택라인들과 이웃한 일단에서 각 비트라인과 전기적으로 연결되고, 상기 복수개의 반도체층들의 타단은 동일 층간에 상기 접지선택라인에 의하여 전기적으로 연결되며 상기 각 반도체층을 컨택하기 위해 일단이 계단 형상을 갖는 공통접지라인의 담장형 컨택부가 형성되고,상기 접지선택라인과 이웃하여 상기 복수개의 반도체층들의 상하 전 층을 연결하는 바디가 수직하게 형성된 것을 특징으로 하는 3차원 적층형 메모리 어레이
|
6 |
6
기판 상에 절연막을 사이에 두고 수직으로 적층된 복수개의 반도체층들이 제 1 수평방향으로 일정 거리 이격되며 형성된 복수개의 액티브라인들;상기 각 액티브라인과 수직되게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 워드라인들; 상기 복수개의 워드라인들 일측에 상기 각 워드라인과 나란하게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 상기 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 스트링선택라인들; 및 상기 각 스트링선택라인이 상기 복수개의 반도체층들을 지나가며 형성되어 수직 적층된 복수개의 스트링선택트랜지스터들을 포함하여 구성된 3차원 적층형 메모리 어레이의 상기 각 반도체층을 선택하기 위한 상기 각 스트링선택트랜지스터의 문턱전압 결정방법에 있어서,상기 복수개의 스트링선택라인들의 개수가 n이고, 상기 복수개의 스트링선택트랜지스터들이 적층된 수직방향으로 가질 수 있는 문턱전압 상태의 수를 k라 할 경우, 상기 문턱전압 상태를 V0, V1, V2, V3,
|
7 |
7
기판 상에 절연막을 사이에 두고 수직으로 적층된 복수개의 반도체층들이 제 1 수평방향으로 일정 거리 이격되며 형성된 복수개의 액티브라인들;상기 각 액티브라인과 수직되게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 워드라인들; 상기 복수개의 워드라인들 일측에 상기 각 워드라인과 나란하게 전하저장층을 포함하는 절연막층을 사이에 두고 상기 복수개의 반도체층들을 지나며 상기 제 2 수평방향으로 일정거리 이격되어 형성된 복수개의 스트링선택라인들; 및 상기 각 스트링선택라인이 상기 복수개의 반도체층들을 지나가며 형성되어 수직 적층된 복수개의 스트링선택트랜지스터들을 포함하여 구성된 3차원 적층형 메모리 어레이의 상기 각 반도체층을 선택하기 위한 상기 각 스트링선택트랜지스터의 문턱전압 결정방법에 있어서,상기 복수개의 스트링선택라인들의 개수가 n이고, 상기 복수개의 스트링선택트랜지스터들이 적층된 수직방향으로 가질 수 있는 문턱전압 상태의 수를 k라 할 경우, 상기 문턱전압 상태를 0, 1, 2, 3,
|
8 |
8
제 6 항 또는 제 7 항에 있어서,상기 문턱전압 상태는 상기 복수개의 스트링선택트랜지스터들이 가질 수 있는 문턱전압 범위 내로 일정하게 조절된 것을 특징으로 하는 3차원 적층형 메모리 어레이의 층 선택을 위한 스트링선택트랜지스터의 문턱전압 결정방법
|