| 1 |
1
실리콘 나이트라이드를 포함하는 제1층;상기 제1층 상에 위치하며, 탄소계 물질을 포함하는 제2층; 및상기 제2층 상에 위치하며, 탄소 나노 튜브 또는 그래핀 중 적어도 하나를 포함하는 제3층; 을 포함하되,상기 제2층의 탄소계 물질은, 폴리도파민에 대한 탄화 과정 -상기 탄화 과정은, 상기 제1층과 상기 제2층 간의 접착성을 위하여 상기 폴리도파민이 코팅 된 상기 제1층에 적용됨- 이 수행되어 획득되는,반도체 제조용 막
|
| 2 |
2
제1항에 있어서,상기 제3층 상에 탄소계 물질을 포함하는 제4층;을 더 포함하는 반도체 제조용 막
|
| 3 |
3
제1항 에 있어서,상기 제3층 상에 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도어느 하나를 포함하는 중 어느 하나를 포함하는 층;을 더 포함하는 반도체 제조용 막
|
| 4 |
4
제2항 에 있어서,상기 제4층 상에 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도 어느 하나를 포함하는 층;을 더 포함하는 반도체 제조용 막
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 제1층은 두께 40nm 이하이며,상기 제2층은 두께 3nm 이하이며,상기 제3층은 1nm 이하인,반도체 제조용 막
|
| 7 |
7
제2항에 있어서,상기 제1층은 두께 40nm 이하이며,상기 제2층은 두께 3nm 이하이며,상기 제3층은 1nm 이하이며, 상기 제4층은 3nm 이하인,반도체 제조용 막
|
| 8 |
8
삭제
|
| 9 |
9
제2항에 있어서,상기 제1층은 극자외선 영역에서 극자외선의 투과율을 증가시키고,상기 제2층은 상기 반도체 제조용 막의 강도를 증가시키며,상기 제3층은 상기 반도체 제조용 막의 강도를 증가시키며,상기 제4층은 상기 반도체 제조용 막의 강도를 증가시키는,반도체 제조용 막
|
| 10 |
10
제3항에 있어서,상기 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도 어느 하나를 포함하는 층은 3nm 이하의 두께를 갖는,반도체 제조용 막
|
| 11 |
11
제4항에 있어서,상기 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도 어느 하나를 포함하는 층은 3nm 이하의 두께를 갖는,반도체 제조용 막
|
| 12 |
12
삭제
|
| 13 |
13
제1 항에 있어서,상기 제2층은 두께 2nm 이상 3nm 이하인,반도체 제조용 막
|
| 14 |
14
제1 항에 있어서,상기 탄화 과정은 섭씨 500도 이상 섭씨 1200도 이하에서 수행되는반도체 제조용 막
|
| 15 |
15
제2항에 있어서,상기 탄소계 물질은 비정질 그라파이트인 반도체 제조용 막
|
| 16 |
16
제1 항 내지 제4 항, 제6 항, 제7 항, 제9 항 내지 제11 항, 제13 항 내지 제15 항 중 어느 하나에 있어서,상기 반도체 제조용 막은, 프리스탠딩 펠리클로 사용될 수 있는반도체 제조용 막
|
| 17 |
17
실리콘 나이트라이드를 포함하는 제1 층;상기 제1 층 상에 위치하며, 탄소계 물질 -상기 탄소계 물질은 그라파이트를 적어도 포함함- 을 포함하는 제2 층; 상기 제2 층 상에 위치하며, 탄소 나노 튜브 또는 그래핀 중 적어도 하나를 포함하는 제3 층;상기 제3 층 상에 위치하고, 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도 어느 하나를 포함하는 제1 외곽층; 상기 제3 층과 상기 제1 외곽층 사이에 위치하고, 탄소계 물질을 포함하는 제4 층; 및 상기 제1 층의 상기 제2 층이 적층되지 않은 면 상에 위치하고, 루테늄, 몰리브덴, 지르코늄 또는 보론카바이드 중 적어도 어느 하나를 포함하는 제2 외곽층;을 포함하는 반도체 제조용 막
|
| 18 |
18
삭제
|
