| 1 |
1
단결정 기판이 투입된 챔버의 유출구를 닫은 상태에서 상기 단결정 기판 상에 금속 전구체를 공급하여 상기 챔버 내 반응압력을 증가시켜 상기 금속 전구체를 상기 기판 표면 상에 흡착시키는 금속 전구체 가압 도징 단계;상기 금속 전구체 가압 도징 단계 후, 상기 챔버를 퍼지하는 금속 전구체 퍼지 단계;상기 금속 전구체 퍼지 단계 후, 반응가스를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 금속 전구체와 반응시키는 반응가스 공급 단계; 및상기 반응가스 공급 단계 후, 상기 챔버를 퍼지하는 반응가스 퍼지 단계를 포함하는 단위 사이클을 다수회 진행하여,상기 단결정 기판 상에 단결정 반도체층을 형성하는 단결정 반도체층 제조방법
|
| 2 |
2
청구항 1에 있어서,상기 단결정 기판은 육방정계 결정구조를 갖는 기판이고,상기 단결정 반도체층은 육방정계 우르짜이트(hexagonal wurtzite) 구조를 갖는 반도체층인 단결정 반도체층 제조방법
|
| 3 |
3
청구항 2에 있어서,상기 단결정 반도체층은 c-면 우선배향성을 갖는 반도체층인 단결정 반도체층 제조방법
|
| 4 |
4
청구항 2에 있어서,상기 단결정 기판은 c-면 기판이고,상기 단결정 반도체층의 일부 영역은 m-면 우선배향성을 갖는 단결정 반도체층 제조방법
|
| 5 |
5
청구항 4에 있어서,상기 단결정 반도체층이 상기 단결정 기판과 인접하는 하부 영역은 c-면 우선배향성을 갖고, 상기 하부 영역의 상부에 위치한 영역은 m-면 우선배향성을 갖는 단결정 반도체층 제조방법
|
| 6 |
6
청구항 2에 있어서,상기 금속 전구체는 아연 전구체이고,상기 반응가스는 산화제이고,상기 단결정 반도체층은 ZnO층인 단결정 반도체층 제조방법
|
| 7 |
7
청구항 2에 있어서,상기 금속 전구체는 III족 금속 전구체이고,상기 반응가스는 질화제이고,상기 단결정 반도체층은 III족 금속 질화물층인 단결정 반도체층 제조방법
|
| 8 |
8
청구항 1에 있어서,상기 금속 전구체 가압 도징 단계와 상기 금속 전구체 퍼지 단계는 금속 전구체 서브 사이클을 구성하고,상기 반응가스 공급 단계 전에, 상기 금속 전구체 서브 사이클을 다수회 수행하는 단결정 반도체층 제조방법
|
| 9 |
9
청구항 1에 있어서, 상기 반응가스 공급단계는 상기 챔버의 유출구를 닫은 상태에서 상기 반응가스를 공급하여 상기 챔버 내 반응압력을 증가시킨 상태에서 진행하는 반응가스 가압 도징 단계로 진행하는 단결정 반도체층 제조방법
|
| 10 |
10
청구항 9에 있어서, 상기 반응가스 가압 도징 단계와 상기 반응가스 퍼지 단계는 반응가스 서브 사이클을 구성하고,상기 단위 사이클은 상기 반응가스 서브 사이클을 연속하여 다수회 수행하는 것을 포함하는 단결정 반도체층 제조방법
|
| 11 |
11
청구항 1에 있어서,상기 챔버의 온도는 80 내지 150 ℃의 범위 내에 있는 단결정 반도체층 제조방법
|
| 12 |
12
게이트 전극, 게이트 절연막, 채널층, 및 소오스 및 드레인 전극들을 구비하는 박막트랜지스터 제조방법에 있어서, 상기 채널층은, 청구항 1 내지 청구항 11 중 어느 한 항의 방법을 사용하여 형성한 단결정 반도체층인 박막트랜지스터 제조방법
|
| 13 |
13
버퍼층, 상기 버퍼층 상에 적층된 제1 도전형 반도체층과 제2 도전형 반도체층을 갖는 발광구조체층, 상기 제1 도전형 반도체층에 접속하는 제1 전극, 및 상기 제2 도전형 반도체층에 접속하는 제2 전극을 구비하는 발광다이오드 제조방법에 있어서, 상기 버퍼층은, 청구항 1 내지 청구항 11 중 어느 한 항의 방법을 사용하여 형성한 단결정 반도체층인 발광다이오드 제조방법
|
| 14 |
14
기판; 및상기 기판과 인접하는 하부 영역은 c-면 우선배향성을 갖고, 상기 하부 영역의 상부에 위치한 영역은 m-면 우선배향성을 갖는 단결정 반도체층을 포함하는 구조체
|
| 15 |
15
청구항 14에 있어서,상기 기판은 육방정계 결정구조를 갖는 기판이되, c-면 기판인 구조체
|
| 16 |
16
청구항 14에 있어서,상기 단결정 반도체층은 10 내지 100 nm의 두께를 갖는 구조체
|
| 17 |
17
단결정 기판;상기 단결정 기판으로부터 에피택셜 성장된 육방정계 우르짜이트(hexagonal wurtzite) 구조를 갖는 단결정 반도체층;상기 단결정 반도체층 상에 배치된 게이트 전극;상기 단결정 반도체층과 상기 게이트 전극 사이에 배치된 게이트 절연막; 및상기 단결정 반도체층의 양측 단부에 전기적으로 접속하는 소오스/드레인 전극들을 포함하는 박막트랜지스터
|
| 18 |
18
기판;상기 기판과 인접하는 하부 영역은 c-면 우선배향성을 갖고, 상기 하부 영역의 상부에 위치한 영역은 m-면 우선배향성을 갖는 버퍼층;상기 버퍼층 상에 배치되고 제1 도전형 반도체층과 제2 도전형 반도체층을 구비하는 발광구조체층;상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 전극; 및상기 제2 도전형 반도체층에 전기적으로 접속하는 제2 전극을 구비하는 발광다이오드
|
