맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

박막 트랜지스터

  • 기술번호 : KST2021004024
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 개념에 따른 박막 트랜지스터는 기판; 상기 기판의 상면 상에 제공되는 절연층; 상기 절연층 상에 제공되는 초격자 채널층; 및 상기 초격자 채널층의 마주보는 한 쌍의 측면들을 덮는 소오스 전극 및 드레인 전극을 포함하되, 상기 초격자 채널층은 교대로 적층된 반도체층들 및 유기층들을 포함하되, 상기 반도체층들 각각의 두께는 3nm 초과 5nm 미만이고, 상기 유기층들 각각의 두께는 1Å 이상 1nm 이하일 수 있다.
Int. CL H01L 51/05 (2006.01.01) H01L 51/00 (2006.01.01) H01L 29/786 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/3205 (2006.01.01) C07C 323/20 (2006.01.01)
CPC
출원번호/일자 1020200120477 (2020.09.18)
출원인 한양대학교 산학협력단
등록번호/일자
공개번호/일자 10-2021-0039939 (2021.04.12) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020200062823   |   2020.05.26
대한민국  |   1020190121854   |   2019.10.01
법적상태 공개
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.09.18)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 성명모 서울특별시 서초구
2 김종찬 경기도 파주시
3 유성호 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2020.09.18 수리 (Accepted) 1-1-2020-0993829-28
2 선행기술조사의뢰서
Request for Prior Art Search		 2021.03.19 수리 (Accepted) 9-1-9999-9999999-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판;상기 기판의 상면 상에 제공되는 절연층;상기 절연층 상에 제공되는 초격자 채널층; 및상기 초격자 채널층의 마주보는 한 쌍의 측면들을 덮는 소오스 전극 및 드레인 전극을 포함하되,상기 초격자 채널층은:교대로 적층된 반도체층들 및 유기층들을 포함하되,상기 반도체층들 각각의 두께는 3nm 초과 5nm 미만이고,상기 유기층들 각각의 두께는 1Å 이상 1nm 이하인 박막 트랜지스터
2 2
제1 항에 있어서,상기 반도체층들은 수직으로 이격된 제1 내지 제3 반도체층들을 포함하고,상기 유기층들은 수직으로 이격된 제1 내지 제4 유기층들을 포함하되,상기 반도체층들 중 어느 하나의 두께에 대한 상기 유기층들 중 어느 하나의 두께의 비는 0
3 3
제1 항에 있어서,상기 반도체층들은 금속 산화물 또는 전이금속 디칼코게나이드를 포함하는 박막 트랜지스터
4 4
제1 항에 있어서,상기 유기층은 하기 화학식 1로 나타낸 물질을 포함하는 박막 트랜지스터
5 5
제1 항에 있어서,상기 소오스 전극은 상기 초격자 채널층의 상면 상에 제공되는 제1 부분 및 상기 제1 부분과 연결되며 상기 초격자 채널층의 측면과 나란하게 연장되는 제2 부분을 포함하되,상기 소오스 전극의 상기 제2 부분은 상기 반도체층들의 측면들 각각과 접촉하는 박막 트랜지스터
6 6
제5 항에 있어서,상기 드레인 전극은 상기 초격자 채널층의 상면 상에 제공되는 제1 부분 및 상기 제1 부분과 연결되며 상기 초격자 채널층의 측면과 나란하게 연장되는 제2 부분을 포함하되,상기 소오스 전극의 상기 제1 부분과 상기 드레인 전극의 상기 제1 부분은 서로 수평으로 이격되어 배치되고,상기 소오스 전극의 상기 제1 부분 및 상기 드레인 전극의 상기 제1 부분 사이의 이격 거리는 200um 이상 400um 이하인 박막 트랜지스터
7 7
제1 항에 있어서,상기 초격자 채널층은 유기층/[반도체층/유기층]n, [반도체층/유기층]n, 유기층/[반도체층/유기층]n-1/반도체층, 및 [반도체층/유기층]n-1/반도체층의 구조들 중 어느 하나를 포함하되, 상기 n은 2 또는 3인 박막 트랜지스터
8 8
제1 항에 있어서,상기 박막 트랜지스터는 1개의 문턱 전압을 갖고,상기 기판에 상기 문턱 전압 보다 높은 전압이 인가되어, 상기 반도체층들 각각을 따라 수평으로 전하가 이동되도록 구성되는 박막 트랜지스터
9 9
제1 항에 있어서,상기 반도체층들은 비정질 반도체이고,상기 반도체층들 각각의 유전상수값은 2 이상 6 이하인 박막 트랜지스터
10 10
제1 항에 있어서,상기 기판의 하면 상에 제공되는 플렉서블 필름을 더 포함하되,상기 초격자 채널층은 상기 플렉서블 필름 상에 복수 개로 제공되고,상기 플렉서블 필름은 PET(polyethylene terephthalate) 또는 PI(polyimide)를 포함하는 박막 트랜지스터
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.