1 |
1
박막 트랜지스터의 제조 방법에 있어서, 기판 상에 IGZO 채널층을 제공하는 단계; 상기 IGZO 채널층의 제 1 영역 상에 제 1 전극을 제공하는 단계; 상기 IGZO 채널층의 제 2 영역에 적어도 하나의 홈을 형성하는 단계;n+ 산화물을 이용하여, 상기 홈 내에 오믹 접합층을 형성하는 단계; 및상기 오믹 접합층 상에 제 2 전극을 접합시키는 단계를 포함하는, 방법
|
2 |
2
제 1 항에 있어서, 상기 n+ 산화물은,IGTO(Indium Gallium Tin Oxide), IGO(Indium Gallium Oxide), ITO(Indium Tin Oxide), IGZTO(Indium Gallium Zinc Tin Oxide) 또는 AZO(Aluminum-doped Zinc Oxide) 중 적어도 하나를 포함하는,방법
|
3 |
3
제 1 항에 있어서, 상기 제 1 전극을 제공하는 단계는,상기 IGZO 채널층 상에 절연층을 제공하는 단계; 상기 절연층 상에 상기 제 1 전극을 제공하는 단계; 및상기 제 2 영역이 상기 절연층 및 상기 제 1 전극으로부터 노출되도록, 상기 제 1 영역에 대응하여, 상기 절연층 또는 상기 제 1 전극 중 적어도 하나를 식각하는 단계를 포함하는, 방법
|
4 |
4
제 1 항에 있어서, 상기 제 2 전극을 제공하는 단계는, 상기 기판 상에서 상기 IGZO 채널층, 상기 제 1 전극 및 상기 오믹 접합층을 덮는 보호층을 제공하는 단계; 상기 보호층의 외부로부터 상기 오믹 접합층의 표면으로 이어지는 홀을 형성하는 단계; 및상기 보호층의 외부로 노출되고 상기 홀의 내부를 통과하여 상기 오믹 접합층에 접합되도록 상기 제 2 전극을 제공하는 단계를 포함하는, 방법
|
5 |
5
제 1 항에 있어서, 상기 제 1 전극은 게이트 전극이고, 상기 제 2 전극은 소스 전극 및 드레인 전극을 포함하는, 방법
|
6 |
6
박막 트랜지스터에 있어서, 기판; 상기 기판 상에 배치되고, 제 1 영역 및 적어도 하나의 홈이 형성되는 제 2 영역으로 구분되는 IGZO 채널층;상기 IGZO 채널층의 상기 제 1 영역 상에 배치되는 제 1 전극; n+ 산화물로 이루어지고, 상기 홈 내에 배치되는 오믹 접합층; 및상기 오믹 접합층 상에 접합되는 제 2 전극을 포함하는, 박막 트랜지스터
|
7 |
7
제 6 항에 있어서, 상기 n+ 산화물은,IGTO, IGO, ITO, IGZTO 또는 AZO 중 적어도 하나를 포함하는,박막 트랜지스터
|
8 |
8
제 6 항에 있어서, 상기 IGZO 채널층과 상기 제 1 전극 사이에 개재되는 절연층을 더 포함하는, 박막 트랜지스터
|
9 |
9
제 6 항에 있어서, 상기 기판 상에서 상기 IGZO 채널층, 상기 제 1 전극 및 상기 오믹 접합층을 덮고, 외부로부터 상기 오믹 접합층의 표면으로 이어지는 홀이 형성되는 보호층을 더 포함하고,상기 제 2 전극은, 상기 보호층의 외부로 노출되고, 상기 홀의 내부를 통과하여 상기 오믹 접합층에 접합되는, 박막 트랜지스터
|
10 |
10
제 6 항에 있어서, 상기 제 1 전극은 게이트 전극이고, 상기 제 2 전극은 소스 전극 및 드레인 전극을 포함하는, 박막 트랜지스터
|