| 1 |
1
게이트 전극;상기 게이트 전극의 상부 또는 하부에서 이에 중첩하는 베이스 채널층과 부스트 채널층을 구비하는 채널층;상기 게이트 전극과 상기 채널층 사이에 배치된 게이트 절연막; 및상기 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되,상기 베이스 채널층과 상기 부스트 채널층 중 상기 부스트 채널층이 상기 게이트 전극에 인접하여 배치되고, 상기 베이스 채널층과 상기 부스트 채널층은 모두 In-Ga-Zn 산화물층이고, 상기 베이스 채널층 내의 Ga 함유량은 상기 부스트 채널층 내의 Ga 함유량에 비해 높고, 상기 부스트 채널층 내의 In 함유량은 상기 베이스 채널층 내의 In 함유량에 비해 높은 박막트랜지스터
|
| 2 |
2
제1항에 있어서,상기 베이스 채널층에서, In, Ga, 및 Zn의 합계 원자수 대비, In은 51 내지 53 at%, Ga는 28 내지 30 at%인 박막트랜지스터
|
| 3 |
3
제2항에 있어서,상기 베이스 채널층은 In0
|
| 4 |
4
제1항에 있어서,상기 부스트 채널층에서, In, Ga, 및 Zn의 합계 원자수 대비, In은 68 내지 72 at%이고, Ga는 7
|
| 5 |
5
제4항에 있어서,상기 부스트 채널층은 In0
|
| 6 |
6
제1항에 있어서,상기 부스트 채널층은 상기 베이스 채널층에 비해 두께가 낮은 박막트랜지스터
|
| 7 |
7
제1항에 있어서,상기 소오스 및 드레인 전극들은 상기 베이스 채널층과 상기 부스트 채널층 중 상기 베이스 채널층에만 접속하는 박막트랜지스터
|
| 8 |
8
제1항에 있어서,상기 게이트 절연막은 저유전율 게이트 절연막과 고유전율 게이트 절연막을 구비하고,상기 저유전율 게이트 절연막은 상기 채널층에 인접하여 위치하고, 상기 고유전율 게이트 절연막은 상기 게이트 전극에 인접하여 위치하는 박막트랜지스터
|
| 9 |
9
제7항에 있어서,상기 저유전율 게이트 절연막은 실리콘 산화막, 실리콘 산질화막, 알루미늄 산화막, 또는 알루미늄 산질화막이고,상기 고유전율 게이트 절연막은 하프늄 산화막 또는 지르코늄 산화막인 박막트랜지스터
|
| 10 |
10
게이트 전극; 상기 게이트 전극의 상부 또는 하부에서 이에 중첩하는 채널층; 상기 게이트 전극과 상기 채널층 사이에 배치된 게이트 절연막; 및 상기 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하는 박막트랜지스터를 제조하되,상기 채널층은 상기 게이트 절연막에 인접하는 베이스 채널층과 상기 게이트 전극에 인접하는 부스트 채널층을 구비하고, 상기 베이스 채널층과 상기 부스트 채널층은 원자층 증착법을 사용하여 하나의 챔버 내에서 인시츄로 형성한 In-Ga-Zn 산화물층이되,상기 베이스 채널층 내의 Ga 함유량은 상기 부스트 채널층 내의 Ga 함유량에 비해 높고, 상기 부스트 채널층 내의 In 함유량은 상기 베이스 채널층 내의 In 함유량에 비해 높은 박막트랜지스터 제조방법
|
| 11 |
11
제10항에 있어서,상기 챔버의 온도는 225 내지 250도(℃)인 박막트랜지스터 제조방법
|
| 12 |
12
제10항에 있어서,상기 베이스 채널층과 부스트 채널층은 원자층 증착법으로 형성된 단위 사이클당 0
|
