| 1 |
1
기판 상에 복수의 제 1 도전 층들을 적층하는 단계;상기 복수의 제 1 도전 층들을 관통하는 적어도 하나의 제 1 관통 홀을 형성하는 단계;상기 적어도 하나의 제 1 관통 홀의 내부 표면 상에 적어도 하나의 제 1 전하 저장층을 형성하는 단계;상기 제 1 전하 저장 층 상에 보호층을 형성하는 단계;상기 보호층을 식각 보호패턴으로 하여 상기 적어도 하나의 제 1 전하 저장 층을 비등방성 식각하는 단계;상기 비등방성 식각하는 단계 후에 전세정을 실시하는 단계;상기 적어도 하나의 제 1 관통 홀 내의 상기 적어도 하나의 제 1 전하 저장층 상에 적어도 하나의 제 1 반도체 기둥을 형성하는 단계;상기 복수의 제 1 도전 층들 상에 상기 적어도 하나의 제 1 반도체 기둥의 단부와 연결된 적어도 하나의 제 1 측방향 확장부를 형성하는 단계;상기 적어도 하나의 제 1 측방향 확장부 상에 복수의 제 2 도전 층들을 적층하는 단계; 및상기 복수의 제 2 도전 층들을 관통하여 상기 적어도 하나의 제 1 측방향 확장부에 연결된 적어도 하나의 제 2 반도체 기둥을 형성하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 적어도 하나의 제 2 반도체 기둥을 형성하기 전에, 상기 복수의 제 2 도전층들을 관통하여, 상기 적어도 하나의 제 1 측방향 확장층을 노출하는 적어도 하나의 제 2 관통 홀을 형성하는 단계; 및상기 적어도 하나의 제 2 관통 홀의 내부 표면 상에 적어도 하나의 제 2 전하 저장층을 형성하는 단계를 포함하고,상기 적어도 하나의 제 2 반도체 기둥은 상기 적어도 하나의 제 2 관통 홀 내의 상기 적어도 하나의 제 2 전하 저장층 상에 상기 적어도 하나의 제 1 측방향 확장 층과 연결되게 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 3 |
3
제 1 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 상기 기판의 표면으로부터 선택적 에피택셜 성장(selective epitaxial growth)법을 이용하여 단결정 구조로 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 4 |
4
제 3 항에 있어서, 상기 적어도 하나의 제 1 측방향 확장부는, 상기 적어도 하나의 제 1 반도체 기둥의 표면으로부터 선택적 에피택셜 성장(selective epitaxial growth)법을 이용하여 단결정 구조로 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 5 |
5
제 4 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 수직 신장 조건의 선택적 에피택셜 성장법을 이용하여 형성하고, 상기 적어도 하나의 제 1 측방향 확장부는 측면 성장 조건의 선택적 에피택셜 성장법을 이용하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 6 |
6
제 3 항에 있어서, 상기 적어도 하나의 제 1 측방향 확장부는, 상기 제 1 반도체 기둥 상에 비정질 구조의 반도체 층을 증착 후 패터닝 및 열처리하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 7 |
7
제 1 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 상기 기판의 표면 상에 비정질 구조의 반도체 층을 증착 후 패터닝 및 열처리하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 8 |
8
제 1 항에 있어서, 상기 적어도 하나의 제 2 반도체 기둥을 형성하는 단계를 수행한 후에,상기 복수의 제 1 도전 층들 및 상기 복수의 제 2 도전 층들을 패터닝하여, 상기 기판 상에 복수의 층으로 적층된 복수의 제어 게이트 전극들 및 스트링 선택 게이트 전극들을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 9 |
9
제 1 항에 있어서, 상기 적어도 하나의 제 2 반도체 기둥 상에 비트 라인을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 10 |
10
제 1 항에 있어서, 상기 제 2 도전 층들 상에 상기 적어도 하나의 제 2 반도체 기둥의 단부와 연결된 적어도 하나의 제 2 측방향 확장부를 형성하는 단계;상기 적어도 하나의 제 2 측방향 확장부 상에 복수의 제 3 도전 층들을 적층하는 단계; 및상기 복수의 제 3 도전 층들을 관통하여 상기 적어도 하나의 제 2 측방향 확장부에 연결된 적어도 하나의 제 3 반도체 기둥을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 11 |
11
제 1 항에 있어서, 상기 적어도 하나의 제 1 전하 저장 층을 형성하는 단계는, 상기 적어도 하나의 제 1 관통 홀의 내부 표면 및 주변부의 표면 상에 제 1 산화물 층, 질화물 층, 제 2 산화물 층을 순차적으로 형성하는 단계를 포함하고,상기 제 1 전하 저장 층 상에 보호층을 형성하는 단계는, 상기 제 2 산화물 상에 상기 보호층을 형성하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 12 |
12
제 11 항에 있어서, 상기 보호층은 비정질 실리콘, 다결정 실리콘, 산화물 또는 질화물을 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 13 |
13
제 11 항에 있어서, 상기 제 1 전하 저장 층을 비등방성 식각하는 단계는 상기 보호층을 식각 보호패턴으로 하여 상기 제 1 관통 홀의 측벽 상에 형성된 상기 제 1 전하 저장 층을 식각하지 않으면서 상기 제 1 관통 홀의 바닥면 상과 주변부의 표면 상에 형성된 상기 제 1 전하 저장 층을 식각하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 14 |
14
제 11 항에 있어서, 상기 비등방성 식각하는 단계 후에 전세정을 실시하는 단계는 상기 적어도 하나의 제 1 반도체 기둥을 형성하는 단계 이전에 상기 보호층을 제거하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
| 15 |
15
제 1 항에 있어서, 상기 적어도 하나의 제 1 전하 저장 층을 형성하는 단계는 상기 적어도 하나의 제 1 관통 홀의 내부 표면 및 주변부의 표면 상에 제 1 산화물 층, 질화물 층, 및 제 2 산화물 층을 순차적으로 형성하는 단계를 포함하고,상기 제 2 산화물 층을 형성하는 단계는 터널링 절연 층의 목표두께보다 더 두껍게 증착하는 단계를 포함하고, 상기 비등방성 식각하는 단계 후에 전세정을 실시하는 단계는 상기 제 2 산화물 층 중에서 상기 터널링 절연 층의 목표두께보다 더 두꺼운 부분을 제거하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
