요약 | 본 발명의 커패시터리스 디램 셀 제조방법은, 기판 상에 매립 절연산화막을 형성하는 단계; 상기 매립 절연 산화막 상에 단결정 반도체층을 형성하고, 상기 단결정 반도체층 상에 제1 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계; 상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 및 상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계;를 포함한다. |
---|---|
Int. CL | H01L 27/108 (2006.01) H01L 21/8242 (2006.01) |
CPC | H01L 27/10802(2013.01) |
출원번호/일자 | 1020100071736 (2010.07.26) |
출원인 | 한국과학기술원 |
등록번호/일자 | 10-1201853-0000 (2012.11.09) |
공개번호/일자 | 10-2012-0010311 (2012.02.03) 문서열기 |
공고번호/일자 | (20121115) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | 1020120041245; |
심사청구여부/일자 | Y (2010.07.26) |
심사청구항수 | 6 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 최양규 | 대한민국 | 대전광역시 유성구 |
2 | 한진우 | 대한민국 | 대전광역시 유성구 |
3 | 최지민 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김성호 | 대한민국 | 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.07.26 | 수리 (Accepted) | 1-1-2010-0478945-80 |
2 | 의견제출통지서 Notification of reason for refusal |
2011.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0419225-90 |
3 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.08.19 | 수리 (Accepted) | 1-1-2011-0643985-67 |
4 | 거절결정서 Decision to Refuse a Patent |
2012.03.27 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0180704-54 |
5 | [명세서등 보정]보정서(재심사) Amendment to Description, etc(Reexamination) |
2012.04.20 | 보정승인 (Acceptance of amendment) | 1-1-2012-0313988-32 |
6 | [분할출원]특허출원서 [Divisional Application] Patent Application |
2012.04.20 | 수리 (Accepted) | 1-1-2012-0314035-25 |
7 | 의견제출통지서 Notification of reason for refusal |
2012.05.09 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0271323-74 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.07.09 | 수리 (Accepted) | 1-1-2012-0544657-97 |
9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.07.09 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0544656-41 |
10 | 등록결정서 Decision to Grant Registration |
2012.11.08 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0673940-42 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 기판 상에 매립 절연산화막을 형성하는 단계;상기 매립 절연 산화막 상에 단결정 반도체층을 형성한 후 제1 타입의 반도체 형성을 위한 이온주입을 실시하는 단계;상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계;상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 및상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계를 포함하며, 상기 제1 타입의 반도체 및 제2 타입의 반도체가 각각 P형 반도체, N형 반도체일 경우, 상기 제1 타입 및 제2 타입의 반도체를 각각 형성하는 물질은, 상기 제2 타입의 반도체의 밸런스 밴드 에너지가 상기 제1 타입의 반도체의 밸런스 밴드 에너지보다 낮고, 상기 제1 타입의 반도체의 컨덕션 밴드 에너지가 상기 제2 타입의 반도체의 컨덕션 밴드 에너지보다 높도록 하는 물질인 2단자의 커패시터리스 디램 셀 제조방법 |
2 |
2 기판 상에 매립 절연산화막을 형성하는 단계;상기 매립 절연 산화막 상에 단결정 반도체층을 형성한 후 제1 타입의 반도체 형성을 위한 이온주입을 실시하는 단계;상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계;상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체 형성을 위한 이온주입을 실시하는 단계; 및상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계를 포함하며, 상기 제1 타입의 반도체 및 제2 타입의 반도체가 각각 N형 반도체, P형 반도체일 경우, 상기 제1 타입 및 제2 타입의 반도체를 각각 형성하는 물질은, 상기 제2 타입의 반도체의 밸런스 밴드 에너지가 상기 제1 타입의 반도체의 밸런스 밴드 에너지보다 높고, 상기 제1 타입의 반도체의 컨덕션 밴드 에너지가 상기 제2 타입의 반도체의 컨덕션 밴드 에너지보다 낮도록 하는 물질인 2단자의 커패시터리스 디램 셀 제조방법 |
3 |
3 제1항 또는 제2항에 있어서,상기 감광막을 제거한 후 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 2단자의 커패시터리스 디램 셀 제조방법 |
4 |
4 제1항 또는 제2항에 있어서,상기 기판은 절연층 매몰 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼, 또는 절연층 매몰 스트레인드 실리콘 웨이퍼 중에서 어느 하나인 것을 특징으로 하는 2단자의 커패시터리스 디램 셀 제조방법 |
5 |
5 제4항에 있어서,상기 제1 타입의 반도체와 상기 제2 타입의 반도체를 형성하는 물질은, 실리콘, 저머늄, 실리콘저머늄, 실리콘카바이드, 갈륨비소, 인듐갈륨비소, 또는 갈륨질소 중에서 어느 하나인 것을 특징으로 하는 2단자의 커패시터리스 디램 셀 제조방법 |
6 |
6 삭제 |
7 |
7 삭제 |
8 |
8 삭제 |
9 |
9 삭제 |
10 |
10 제1항 또는 제2항의 방법으로 제조된 2단자의 커패시터리스 디램 셀 |
11 |
11 삭제 |
12 |
12 삭제 |
13 |
13 삭제 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | KR101221445 | KR | 대한민국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
DOCDB 패밀리 정보가 없습니다 |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-1201853-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20100726 출원 번호 : 1020100071736 공고 연월일 : 20121115 공고 번호 : 특허결정(심결)연월일 : 20121108 청구범위의 항수 : 6 유별 : H01L 21/8242 발명의 명칭 : 커패시터리스 디램 셀 및 그 제조방법 존속기간(예정)만료일 : 20161110 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 139,500 원 | 2012년 11월 09일 | 납입 |
제 4 년분 | 금 액 | 120,400 원 | 2015년 10월 29일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2010.07.26 | 수리 (Accepted) | 1-1-2010-0478945-80 |
2 | 의견제출통지서 | 2011.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0419225-90 |
3 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.08.19 | 수리 (Accepted) | 1-1-2011-0643985-67 |
4 | 거절결정서 | 2012.03.27 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0180704-54 |
5 | [명세서등 보정]보정서(재심사) | 2012.04.20 | 보정승인 (Acceptance of amendment) | 1-1-2012-0313988-32 |
6 | [분할출원]특허출원서 | 2012.04.20 | 수리 (Accepted) | 1-1-2012-0314035-25 |
7 | 의견제출통지서 | 2012.05.09 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0271323-74 |
8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.07.09 | 수리 (Accepted) | 1-1-2012-0544657-97 |
9 | [명세서등 보정]보정서 | 2012.07.09 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0544656-41 |
10 | 등록결정서 | 2012.11.08 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0673940-42 |
11 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
12 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
14 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
15 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
16 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
17 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술번호 | KST2014046767 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 한국과학기술원 |
기술명 | 커패시터리스 디램 셀 및 그 제조방법 |
기술개요 |
본 발명의 커패시터리스 디램 셀 제조방법은, 기판 상에 매립 절연산화막을 형성하는 단계; 상기 매립 절연 산화막 상에 단결정 반도체층을 형성하고, 상기 단결정 반도체층 상에 제1 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 상기 단결정 반도체층을 식각하여 활성 반도체층을 형성하는 단계; 상기 활성 반도체층에서 상기 제1 타입의 반도체로 남겨둘 부위에 감광막을 형성한 상태에서 제2 타입의 반도체의 형성을 위한 이온주입을 실시하는 단계; 및 상기 감광막을 제거한 후 상기 활성 반도체층에 제2 타입-제1 타입-제2 타입의 반도체 접합구조를 완성하는 단계;를 포함한다. |
개발상태 | 기술개발완료 |
기술의 우수성 | |
응용분야 | 반도체 소자 |
시장규모 및 동향 | |
희망거래유형 | 기술매매,라이센스, |
사업화적용실적 | |
도입시고려사항 |
과제고유번호 | 1415122071 |
---|---|
세부과제번호 | 10035320 |
연구과제명 | 차세대 메모리용 3D 적층 신소자 및 핵심소재 공정기술 개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가관리원 |
연구주관기관명 | 서울대학교산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201003~201502 |
기여율 | 1 |
연구개발단계명 | 기초연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345120832 |
---|---|
세부과제번호 | 2009-0082583 |
연구과제명 | 나노원천 융합메모리 소자기술 개발 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 한국과학기술원 |
성과제출연도 | 2010 |
연구기간 | 200906~201205 |
기여율 | 1 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020120146580] | 비대칭 2-단자 바이리스터 소자 | 새창보기 |
---|---|---|
[1020120041245] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
[1020120019349] | LSM이 가능한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
[1020120019304] | 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
[1020100132161] | 블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
[1020100106693] | 커패시터리스 디램 소자 | 새창보기 |
[1020100071736] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
[1020080123751] | 융합 메모리 소자, 융합 메모리 소자의 제조방법 및 동작방법 | 새창보기 |
[1020080049992] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[1020070139603] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2014067199][한국과학기술원] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
---|---|---|
[KST2022015894][한국과학기술원] | DRAM용 커패시터, 이를 포함하는 DRAM 및 이들의 제조 방법 | 새창보기 |
[KST2015115837][한국과학기술원] | 커패시터리스 디램 셀 및 그 제조방법 | 새창보기 |
[KST2015116194][한국과학기술원] | 비대칭 2-단자 바이리스터 소자 | 새창보기 |
[KST2019000364][한국과학기술원] | 저메늄 기반 수직형 게이트리스 및 커패시터리스 디램 셀 및 그 제조 방법 | 새창보기 |
[KST2022020903][한국과학기술원] | 전하 차단 영역을 포함한 전계 효과 트랜지스터 및 이를 이용한 메모리 소자 | 새창보기 |
[KST2015112955][한국과학기술원] | 탄소나노튜브 수직성장법을 통한 COB타입 슈퍼 캐패시터형성 방법 | 새창보기 |
[KST2019024102][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | 새창보기 |
[KST2015113394][한국과학기술원] | 고집적 반도체 융합 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015113631][한국과학기술원] | 커패시터리스 디램 소자 | 새창보기 |
[KST2017010669][한국과학기술원] | 밴드 오프셋을 이용한 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM USING BAND OFFSET TECHNOLOGY AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015112739][한국과학기술원] | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | 새창보기 |
[KST2015113258][한국과학기술원] | 커패시터리스 디램 및 이의 제조 방법 | 새창보기 |
[KST2022017541][한국과학기술원] | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015117263][한국과학기술원] | 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 | 새창보기 |
[KST2015114652][한국과학기술원] | 비휘발성 강유전체 랜덤 억세스 메모리의 캐패시터용비스무스-세리움 티탄산 박막 | 새창보기 |
[KST2018012042][한국과학기술원] | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 | 새창보기 |
[KST2015113343][한국과학기술원] | 반도체 메모리 소자 및 그 구동방법 | 새창보기 |
[KST2015117475][한국과학기술원] | 커패시터리스 디램 및 그 제조 방법 | 새창보기 |
[KST2020001279][한국과학기술원] | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 | 새창보기 |
[KST2015114890][한국과학기술원] | 메가비트디램을위한스마트캐패시터셀및그제조방법 | 새창보기 |
[KST2018007103][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 구조 기반의 커패시터리스 디램 및 그 제작 방법 | 새창보기 |
[KST2015115338][한국과학기술원] | 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자 | 새창보기 |
[KST2015118656][한국과학기술원] | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | 새창보기 |
[KST2022017544][한국과학기술원] | 가상의 전기적 부유 상태를 이용하여 메모리 특성을 구현하는 전계 효과 트랜지스터 및 그 동작 방법 | 새창보기 |
[KST2015112898][한국과학기술원] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2017009906][한국과학기술원] | 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2015112988][한국과학기술원] | 반도체 메모리 소자의 커패시터 및 그 제조방법 | 새창보기 |
[KST2015114385][한국과학기술원] | 메모리 소자 및 그 제작방법 | 새창보기 |
[KST2022017169][한국과학기술원] | 장시간 전하 저장 DRAM 소자와 그 동작 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|