1 |
1
반도체 기판;상기 반도체 기판상에 형성된 정공 포위층;상기 정공 포위층상에 형성된 부유바디;상기 부유바디상에 형성된 저항변화 물질층;상기 저항변화 물질층상에 형성된 게이트; 및상기 정공 포위층상에 상기 부유바디를 사이에 두고 서로 이격되어 형성된 소스 및 드레인을 포함하는, 비휘발성 디램
|
2 |
2
제1항에 있어서,상기 정공 포위층은 절연체로 이루어진, 비휘발성 디램
|
3 |
3
제1항에 있어서,상기 정공 포위층은 이온주입층인, 비휘발성 디램
|
4 |
4
제3항에 있어서,상기 이온주입층은 상기 반도체 기판에 P형 불순물 이온이 주입된 층인, 비휘발성 디램
|
5 |
5
제3항에 있어서,상기 이온주입층은 상기 반도체 기판에 게르마늄(Ge)이 주입된 층인, 비휘발성 디램
|
6 |
6
제1항에 있어서,상기 부유바디는 그 두께가 상기 비휘발성 디램의 채널의 최대 공핍폭보다 두껍도록 형성되는, 비휘발성 디램
|
7 |
7
제1항에 있어서,상기 반도체 기판 하부에 형성된 백게이트를 더 포함하는, 비휘발성 디램
|
8 |
8
제7항에 있어서,상기 부유바디는 그 두께가 상기 비휘발성 디램의 채널의 최대 공핍폭보다 얇도록 형성되는, 비휘발성 디램
|
9 |
9
제1항에 있어서,상기 부유바디는 핀(Fin) 구조로 형성된, 비휘발성 디램
|
10 |
10
제1항에 있어서,상기 저항변화 물질층은 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, (코발트)Co 산화물, 바나듐(V) 산화물 중 하나 이상의 물질을 포함하는, 비휘발성 디램
|
11 |
11
반도체 기판상에 정공 포위층을 형성하는 단계;상기 정공 포위층상에 부유바디 및 저항변화 물질층을 순차적으로 적층하는 단계;상기 저항변화 물질층상에 게이트를 형성하는 단계;상기 게이트 및 상기 저항변화 물질층을 식각하는 단계;상기 부유바디에 소스 및 드레인을 형성하는 단계를 포함하는, 비휘발성 디램의 제조방법
|
12 |
12
제11항에 있어서,상기 정공 포위층은 상기 반도체 기판에 게르마늄(Ge) 또는 P형 불순물 이온을 주입하여 형성하는, 비휘발성 디램의 제조방법
|
13 |
13
제11항에 있어서,상기 부유바디를 그 두께가 상기 비휘발성 디램의 채널의 최대 공핍폭보다 두껍도록 적층하는, 비휘발성 디램의 제조방법
|
14 |
14
제11항에 있어서,상기 반도체 기판 밑에 백게이트를 형성하는 단계를 더 포함하는, 비휘발성 디램의 제조방법
|
15 |
15
제14항에 있어서,상기 부유바디를 그 두께가 상기 비휘발성 디램의 채널의 최대 공핍폭보다 얇도록 적층하는, 비휘발성 디램의 제조방법
|
16 |
16
절연층 매몰 실리콘(SOI) 기판상에 부유바디 및 저항변화 물질층을 순차적으로 적층하는 단계;상기 저항변화 물질층상에 게이트를 형성하는 단계;상기 게이트 및 상기 저항변화 물질층을 식각하는 단계;상기 부유바디에 소스 및 드레인을 형성하는 단계를 포함하는, 비휘발성 디램의 제조방법
|