1 |
1
반도체 기판을 식각하여 위로 갈수록 뾰족하게 돌출된 팁 구조를 갖도록 제 1 방향으로 형성된 하부전극;상기 하부전극 상에 상기 팁 구조의 상부 일부만 남기고 주변을 둘러싸며 형성된 층간 절연막;상기 팁 구조의 상부와 상기 층간 절연막 상에 형성된 저항 변화층; 및상기 저항 변화층 상에 상기 하부전극과 교차하며 상기 팁 구조 위를 지나도록 제 2 방향으로 형성된 상부전극을 포함하여 구성되되,상기 하부전극은 상기 반도체 기판과 일체로 형성되고, 격리 절연막으로 이웃과 전기적으로 절연된 반도체 라인이 식각되어 상기 팁 구조를 갖는 것을 특징으로 하는 저항성 메모리 소자
|
2 |
2
제 1 항에 있어서,상기 팁 구조는 다각뿔형, 원뿔형 및 상기 제 1 방향으로 소정의 길이를 갖고 상기 제 2 방향으로 절단된 단면이 삼각형인 웨지(wedge)형 중 어느 하나인 것을 특징으로 하는 저항성 메모리 소자
|
3 |
3
제 2 항에 있어서,상기 저항 변화층은 상기 팁 구조 위에서 상부로 돌출되고,상기 상부전극은 상기 저항 변화층의 돌출부를 감싸며 형성된 것을 특징으로 하는 저항성 메모리 소자
|
4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 팁 구조는 상기 제 2 방향으로 절단된 단면에서 상측 끝단 크기가 10 nm 이하인 것을 특징으로 하는 저항성 메모리 소자
|
5 |
5
반도체 기판;상기 반도체 기판상에 제 1 방향으로 형성된 복수 개의 비트라인들; 및상기 복수 개의 비트라인들 상에 저항 변화층을 사이에 두고 상기 비트라인들과 교차하며 제 2 방향으로 형성된 복수 개의 워드라인들을 포함하여 구성되되,상기 각 비트라인은 상기 반도체 기판과 일체로 연결되고 격리 절연막으로 이웃과 전기적으로 절연된 반도체 라인이 식각되어 위로 갈수록 뾰족하게 돌출된 팁 구조를 갖고 불순물이 도핑되어 하부전극 라인으로 형성되고,상기 복수 개의 비트라인들과 상기 저항 변화층 사이에는 상기 복수 개의 비트라인들 상에 상기 각 비트라인의 팁 구조 상부 일부만 남기고 주변을 둘러싸는 층간 절연막이 더 형성되고,상기 저항 변화층은 상기 각 비트라인의 노출된 팁 구조 상부 일부와 상기 층간 절연막 및 상기 격리 절연막 상에 형성되고,상기 각 워드라인은 상기 복수 개의 비트라인들의 각각에 형성된 팁 구조 위를 지나는 상부전극 라인으로 형성된 것을 특징으로 하는 메모리 어레이
|
6 |
6
반도체 기판을 식각하여 복수 개 컨택부들과 비트라인들이 형성될 복수 개의 반도체 라인들을 돌출시키는 제 1 단계;상기 반도체 기판상에 제 1 절연물질을 증착하고 식각하여 상기 복수 개의 반도체 라인들의 상부가 드러나며 서로 절연되도록 격리 절연막을 형성하는 제 2 단계;상기 복수 개의 반도체 라인들의 상부에 돌출 패턴을 형성하는 제 3 단계;상기 돌출 패턴을 이용하여 각 비트라인이 형성될 부분의 상부에 위로 갈수록 뾰족하게 돌출된 팁 구조를 형성하는 제 4 단계;상기 복수 개의 반도체 라인들 상부에 이온주입 하여 복수 개의 컨택부들과 비트라인들을 형성하는 제 5 단계;상기 복수 개의 컨택부들과 비트라인들의 상부와 상기 격리 절연막 상에 제 2 절연물질을 증착하고 상기 제 2 절연물질 및 상기 격리 절연막을 식각하여 상기 각 비트라인의 팁 구조 상부 일부만 남기고 주변에 제 2 절연물질로 둘러싸는 층간 절연막을 형성하는 제 6 단계;상기 각 비트라인의 노출된 팁 구조 상부 일부와 상기 층간 절연막 및 상기 격리 절연막 상에 저항 변화 물질을 증착하여 저항 변화층을 형성하고, 상기 각 컨택부에 이르도록 복수 개의 컨택홀들을 형성하는 제 7 단계; 및상기 저항 변화층 상에 도전성 물질을 증착하고 식각하여 복수 개의 워드라인들 및 그 컨택부들과 상기 복수 개의 컨택홀들에 채워진 복수개의 비트라인 컨택들을 형성하는 제 8 단계를 포함하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
7 |
7
제 6 항에 있어서,상기 제 3 단계의 상기 돌출 패턴은 정다각형, 원형, 타원형 및 직사각형 중 어느 하나의 모양으로 상기 각 반도체 라인의 길이방향으로 하나 이상 형성된 것을 특징으로 하는 메모리 어레이의 제조방법
|
8 |
8
제 7 항에 있어서,상기 제 3 단계의 상기 돌출 패턴은 정다각형, 원형 및 타원형 중 어느 하나의 모양으로 일정 간격으로 복수 개 형성되고,상기 제 8 단계의 상기 각 워드라인은 상기 각 비트라인과 교차되는 곳에 하나의 팁 구조가 위치하도록 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
9 |
9
제 7 항에 있어서,상기 제 3 단계의 상기 돌출 패턴은 직사각형의 모양으로 하나 형성되고,상기 제 8 단계의 상기 각 워드라인은 상기 각 비트라인과 교차되는 곳에 쐐기형 팁 구조가 위치하도록 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
10 |
10
제 6 항에 있어서,상기 제 2 절연물질은 상기 제 1 절연물질과 동일하고,상기 제 6 단계는 상기 제 2 절연물질을 증착하고 평탄화 공정을 더 진행한 후 식각하여 상기 각 비트라인의 팁 구조 상부 일부를 돌출시키는 것을 특징으로 하는 메모리 어레이의 제조방법
|
11 |
11
제 6 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 4 단계의 상기 팁 구조의 형성은 상기 복수 개의 반도체 라인들 및/또는 상기 돌출 패턴(40)을 이방성 식각으로 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
12 |
12
제 11 항에 있어서,상기 팁 구조는 상기 각 반도체 라인과 수직으로 절단된 단면에서 상측 끝단 크기가 10 nm 이하인 것을 특징으로 하는 메모리 어레이의 제조방법
|
13 |
13
제 11 항에 있어서,상기 제 3 단계의 상기 돌출 패턴은 반도체 물질로 형성된 것을 특징으로 하는 메모리 어레이의 제조방법
|
14 |
14
제 6 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 3 단계의 상기 돌출 패턴은 식각 마스크이고,상기 제 4 단계의 상기 팁 구조의 형성은 상기 복수 개의 반도체 라인들을 이방성 식각으로 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
15 |
15
제 14 항에 있어서,상기 식각 마스크는 사진 식각 공정, 측벽(sidewall) 패터닝 공정 및 이빔(e-beam) 공정 중 어느 하나로 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|