| 1 |
1
하부 구조물;상기 하부 구조물 상에서, 수직 방향으로 교대로 적층되는 게이트 전극들 및 층간 절연 층들을 포함하는 적층 구조물;상기 수직 방향으로 상기 적층 구조물을 관통하는 채널 홀;상기 채널 홀 내에서, 상기 수직 방향으로 연장되는 코어 영역;상기 코어 영역의 측면 상에 배치되고, 상기 게이트 전극들 및 상기 층간 절연 층들과 마주보는 채널 층;상기 채널 층과 상기 게이트 전극들 사이에서, 차례로 배치되는 제1 유전체 층, 정보 저장 층 및 제2 유전체 층, 상기 제1 유전체 층은 상기 게이트 전극들과 인접하고, 상기 제2 유전체 층은 상기 채널 층과 접촉하고; 및상기 제1 유전체 층과 상기 게이트 전극들 사이에 개재된 부분들을 포함하는 반 강유전체 층(anti-ferroelectric layer)을 포함하되,상기 반 강유전체 층은 테트라고날 상(tetragonal phase)을 갖는 반 강유전체 물질로 형성되는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 반 강유전체 물질은 하프늄 기반 산화물(Hf based oxide) 또는 지르코늄 기반 산화물(Zr based oxide)을 포함하는 반도체 소자
|
| 3 |
3
하부 구조물;상기 하부 구조물 상에서, 수직 방향으로 교대로 적층되는 게이트 전극들 및 층간 절연 층들을 포함하는 적층 구조물;상기 수직 방향으로 상기 적층 구조물을 관통하는 채널 홀;상기 채널 홀 내에서, 상기 수직 방향으로 연장되는 코어 영역;상기 코어 영역의 측면 상에 배치되고, 상기 게이트 전극들 및 상기 층간 절연 층들과 마주보는 채널 층;상기 채널 층과 상기 게이트 전극들 사이에서, 차례로 배치되는 제1 유전체 층, 정보 저장 층 및 제2 유전체 층, 상기 제1 유전체 층은 상기 게이트 전극들과 인접하고, 상기 제2 유전체 층은 상기 채널 층과 접촉하고; 및상기 제1 유전체 층과 상기 게이트 전극들 사이에 개재된 부분들을 포함하는 반 강유전체 층(anti-ferroelectric layer)을 포함하되,상기 반 강유전체 층은 반 강유전체 물질로 형성되고,상기 게이트 전극들은 워드라인들을 포함하고,상기 워드라인들과 상기 채널 층 사이에 위치하는 상기 반 강유전체 물질은 상기 워드라인들과 상기 채널 층 사이에서 발생하는 전계의 크기에 따라 유전상수가 변화하는 동적 유전 상수를 갖는 반도체 소자
|
| 4 |
4
제 3 항에 있어서,상기 워드라인들은 제1 워드라인 및 제2 워드라인을 포함하고,상기 제1 워드라인에 프로그램 동작 전압이 인가되고, 상기 제2 워드라인에 전압이 안가되지 않는 경우에,상기 제2 워드라인과 상기 채널 층 사이에 위치하는 상기 반 강유전체 물질은 제1 유전 상수를 갖고, 상기 제1 워드라인과 상기 채널 층 사이에 위치하는 상기 반 강유전체 물질은 상기 제1 유전 상수 보다 큰 제2 유전 상수를 갖는 반도체 소자
|
| 5 |
5
제 3 항에 있어서,상기 워드라인들과 상기 채널 층 사이에 위치하는 상기 반 강유전체 물질은, 상기 정보 저장 층 내에 트랩된 전자를 소거하는 소거 동작 시에, 상기 소거 동작 전 보다 유전 상수가 증가하는 반도체 소자
|
| 6 |
6
하부 구조물;상기 하부 구조물 상에서, 수직 방향으로 교대로 적층되는 게이트 전극들 및 층간 절연 층들을 포함하는 적층 구조물;상기 수직 방향으로 상기 적층 구조물을 관통하는 채널 홀;상기 채널 홀 내에서, 상기 수직 방향으로 연장되는 코어 영역;상기 코어 영역의 측면 상에 배치되고, 상기 게이트 전극들 및 상기 층간 절연 층들과 마주보는 채널 층;상기 채널 층과 상기 게이트 전극들 사이에서, 차례로 배치되는 제1 유전체 층, 정보 저장 층 및 제2 유전체 층, 상기 제1 유전체 층은 상기 게이트 전극들과 인접하고, 상기 제2 유전체 층은 상기 채널 층과 접촉하고;상기 제1 유전체 층과 상기 게이트 전극들 사이에 개재된 부분들을 포함하는 반 강유전체 층(anti-ferroelectric layer);상기 코어 영역 상에서 상기 채널 층과 접촉하는 패드 패턴;상기 패드 패턴 상에서, 상기 패드 패턴과 접촉하는 콘택 플러그; 및상기 콘택 플러그 상에서, 상기 콘택 플러그와 전기적으로 연결되는 비트라인을 포함하되,상기 반 강유전체 층은 테트라고날 상(tetragonal phase)을 갖는 반 강유전체 물질로 형성되고,상기 게이트 전극들은 워드라인들을 포함하고,상기 워드라인들과 상기 채널 층 사이에 위치하는 상기 반 강유전체 물질은 상기 워드라인들과 상기 채널 층 사이에서 발생하는 전계의 크기에 따라 유전상수가 변화하는 동적 유전 상수를 갖는 반도체 소자
|
| 7 |
7
제 6 항에 있어서,상기 반 강유전체 물질은 하프늄 기반 산화물(Hf based oxide) 또는 지르코늄 기반 산화물(Zr based oxide)을 포함하는 반도체 소자
|
| 8 |
8
제 6 항에 있어서,상기 패드 패턴은 N형의 도전형을 갖는 실리콘으로 형성되고,상기 워드라인들과 마주보는 상기 채널 층은 언도우프트 실리콘으로 형성되는 반도체 소자
|
| 9 |
9
제 6 항에 있어서,상기 하부 구조물은, 반도체 기판;상기 반도체 기판 상의 주변 회로;상기 반도체 기판 상에서 상기 주변 회로를 덮는 하부 절연 층; 및상기 하부 절연 층 상의 하부 패턴 층을 포함하고,상기 하부 패턴 층은 도우프트 실리콘 층을 포함하는 반도체 소자
|
| 10 |
10
제 9 항에 있어서,상기 하부 패턴 층 상의 수평 연결 층을 더 포함하되,상기 수평 연결 층은 하부 연결 층 및 상기 하부 연결 층 상의 상부 연결 층을 포함하고,상기 하부 연결 층은 상기 하부 패턴 층과 접촉하고,상기 상부 연결 층은 상기 하부 연결 층과 접촉하고,상기 코어 영역 및 상기 채널 층은 상기 수평 연결 층을 관통하며 상기 하부 패턴 층 내로 연장되고,상기 하부 연결 층은 상기 채널 층과 접촉하고,상기 상부 연결 층은 상기 채널 층과 이격되는 반도체 소자
|
