맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

플라즈마 처리된 질화티타늄 전극을 이용하는 반도체 소자의 커패시터 및 그 제조방법

  • 기술번호 : KST2015134987
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 간단한 구조를 가진 물질이면서 높은 유전율을 갖는 산화티타늄(TiO2) 유전막을 이용하는 반도체 소자의 커패시터 및 저온 공정이 가능한 그 제조방법에 관한 것이다. 본 발명에 따른 반도체 소자의 커패시터는 반도체 기판 상에 형성되며 표면이 플라즈마 처리된 질화티타늄(TiN) 하부전극, 질화티타늄 하부전극 상에 형성된 루테늄(Ru) 층, 루테늄 층 상에 형성된 산화티타늄 유전막, 및 산화티타늄 유전막 상에 형성된 상부전극을 구비한다. 본 발명에 따른 반도체 소자의 커패시터 제조방법은 반도체 기판 상에 질화티타늄 하부전극을 형성한 다음, 질화티타늄 하부전극의 표면을 플라즈마 처리하고, 플라즈마 처리된 질화티타늄 하부전극 상에 루테늄 층을 형성한다. 그리고 루테늄 층 상에 산화티타늄 유전막을 형성한 다음, 산화티타늄 유전막 상에 상부전극을 형성한다. 유전율, 루테늄, 산화티타늄, 루타일, 플라즈마 처리
Int. CL H01L 49/02 (2006.01.01)
CPC H01L 28/60(2013.01)
출원번호/일자 1020080110831 (2008.11.10)
출원인 서울대학교산학협력단
등록번호/일자
공개번호/일자 10-2010-0051993 (2010.05.19) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.11.10)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황철성 대한민국 경기 성남시 분당구
2 최규진 대한민국 서울특별시 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 송경근 대한민국 서울특별시 서초구 서초대로**길 ** (방배동) 기산빌딩 *층(엠앤케이홀딩스주식회사)
2 박보경 대한민국 서울특별시 서초구 서초중앙로 **, *층(서초동, 준영빌딩)(특허법인필앤온지)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.11.10 수리 (Accepted) 1-1-2008-0774652-14
2 의견제출통지서
Notification of reason for refusal		 2010.10.27 발송처리완료 (Completion of Transmission) 9-5-2010-0485485-90
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.11.19 수리 (Accepted) 1-1-2010-0756398-58
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.11.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0756400-63
5 거절결정서
Decision to Refuse a Patent		 2011.05.30 발송처리완료 (Completion of Transmission) 9-5-2011-0289376-14
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판 상에 형성되며, 표면이 플라즈마 처리된 질화티타늄(TiN) 하부전극; 상기 질화티타늄 하부전극 상에 형성된 루테늄(Ru) 층; 상기 루테늄 층 상에 형성된 산화티타늄(TiO2) 유전막; 및 상기 산화티타늄 유전막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 반도체 소자의 커패시터
2 2
제1항에 있어서, 상기 루테늄 층의 두께는 2 내지 6 nm인 것을 특징으로 하는 반도체 소자의 커패시터
3 3
제1항에 있어서, 상기 플라즈마 처리는 아르곤 플라즈마 처리인 것을 특징으로 하는 반도체 소자의 커패시터
4 4
제1항에 있어서, 상기 산화티타늄은 루타일 결정 구조로 형성된 것을 특징으로 하는 반도체 소자의 커패시터
5 5
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 산화티타늄 유전막은 불순물로 도핑되어 있는 것을 특징으로 하는 반도체 소자의 커패시터
6 6
제5항에 있어서, 상기 불순물은 알루미늄(Al) 및 하프늄 (Hf) 중 적어도 하나이며, 0
7 7
반도체 기판 상에 질화티타늄 하부전극을 형성하는 단계; 상기 질화티타늄 하부전극의 표면을 플라즈마 처리하는 단계; 상기 플라즈마 처리된 질화티타늄 하부전극 상에 루테늄 층을 형성하는 단계; 상기 루테늄 층 상에 산화티타늄 유전막을 형성하는 단계; 및 상기 산화티타늄 유전막 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
8 8
제7항에 있어서, 상기 루테늄 층은 2 내지 6 nm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
9 9
제7항에 있어서, 상기 플라즈마 처리는 아르곤 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
10 10
제7항에 있어서, 상기 루테늄 층과 상기 산화티타늄 유전막은 원자층증착법(ALD) 또는 화학기상증착법(CVD)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
11 11
제7항에 있어서, 상기 루테늄 층 상에 산화티타늄 유전막을 형성하는 단계 이후에, 상기 산화티타늄 유전막을 후열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
12 12
제7항 내지 제11항 중 어느 한 항에 있어서, 상기 산화티타늄 유전막을 형성하는 단계는, 상기 산화티타늄 유전막을 형성하면서 상기 산화티타늄 유전막에 불순물을 도핑하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
13 13
제12항에 있어서, 상기 불순물은 알루미늄 및 하프늄 중 적어도 하나이며, 0
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.