맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된반도체장치

  • 기술번호 : KST2015143538
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은, 실리콘 등으로 구성될 수 있는 피처리기판 상에 금속층 또는 절연층을 증착하는 공정과, PR층을 증착한 후, 다수의 홀 형상에 따라 패턴을 형성하여, 잔류 PR층과 함께 상기 금속층 또는 절연층이 노출되게 하는 공정, 애싱 공정을 통해 잔류 PR의 폭을 감소시켜, 상기 금속층 또는 절연층의 노출 면적을 증가시키는 공정, 상기 노출된 금속층 또는 절연층 위를 절연성 또는 도전성재료로 증착(또는 충진)하는 공정 및, 상기 잔류 PR을 제거하여 나노 홀을 형성하는 공정을 구비하여 이루어지는 나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된 반도체장치를 제공한다.
Int. CL B82Y 40/00 (2011.01) H01L 21/28 (2011.01)
CPC H01L 21/76802(2013.01) H01L 21/76802(2013.01) H01L 21/76802(2013.01) H01L 21/76802(2013.01)
출원번호/일자 1020050038897 (2005.05.10)
출원인 성균관대학교산학협력단
등록번호/일자 10-0663892-0000 (2006.12.26)
공개번호/일자 10-2006-0116480 (2006.11.15) 문서열기
공고번호/일자 (20070103) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.05.10)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 노용한 대한민국 경기 수원시 장안구
2 김경섭 대한민국 대구 수성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인정직과특허 대한민국 서울 강남구 선릉로 ***(논현동, 썬라이더빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.05.10 수리 (Accepted) 1-1-2005-0244599-46
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2005.05.20 수리 (Accepted) 4-1-2005-5050683-10
3 선행기술조사의뢰서
Request for Prior Art Search		 2006.03.16 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2006.04.14 수리 (Accepted) 9-1-2006-0025649-04
5 의견제출통지서
Notification of reason for refusal		 2006.05.04 발송처리완료 (Completion of Transmission) 9-5-2006-0263006-76
6 지정기간연장신청서
Request for Extension of Designated Period		 2006.07.04 수리 (Accepted) 1-1-2006-0479572-04
7 의견서
Written Opinion		 2006.08.04 수리 (Accepted) 1-1-2006-0560182-80
8 명세서등보정서
Amendment to Description, etc.		 2006.08.04 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0560184-71
9 등록결정서
Decision to grant		 2006.12.19 발송처리완료 (Completion of Transmission) 9-5-2006-0759692-11
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2007.08.10 수리 (Accepted) 4-1-2007-0015278-18
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.04.26 수리 (Accepted) 4-1-2012-5090770-53
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.20 수리 (Accepted) 4-1-2012-5131828-19
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.06.27 수리 (Accepted) 4-1-2012-5137236-29
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.02.23 수리 (Accepted) 4-1-2017-5028829-43
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘으로 이루어진 피처리기판 상에 금속층 또는 절연층을 증착하는 제 1증착공정;상기 금속층 또는 절연층 상에 PR층을 증착한 후, 패터닝하여 형성하고자 하는 다수의 홀에 대응되는 부분의 PR층을 잔류시켜 잔류 PR을 형성하는 패터닝 공정;상기 잔류 PR에 대해 애싱 처리하여 상기 잔류 PR의 폭을 감소시키는 애싱 처리 공정;상기 애싱 처리된 잔류 PR이 잔류된 상기 금속층 또는 절연층 상에 절연성 또는 도전성 재료로 증착 또는 충진하는 제 2증착공정; 및상기 잔류 PR을 제거하여 상기 제 2증착공정에 의한 증착층 또는 충진층에 다수의 홀을 형성하는 홀 형성 공정;으로 이루어지는 것을 특징으로 하는 나노 홀 형성방법
2 2
제 1항에 있어서, 상기 패터닝 공정 후의 상기 잔류 PR의 폭(A)이 2000nm로 형성되는 것을 특징으로 하는 나노 홀 형성방법
3 3
제 1항에 있어서, 상기 애싱 처리 공정 후의 잔류 PR의 폭(B)이 200nm로 되는 것을 특징으로 하는 나노 홀 형성방법
4 4
제 1항에 있어서, 상기 애싱 처리 공정에 의한 상기 잔류 PR의 폭에 대한 애싱 처리 속도는 4
5 5
제 1항에 있어서, 상기 홀 형성 공정에 의해 형성된 다수의 홀에는 도전성 또는 반도체성 재료 또는 탄소나노튜브를 수직 성장시키는 공정을 더 구비하여 구성되는 것을 특징으로 하는 나노 홀 형성방법
6 6
실리콘으로 이루어진 피처리기판 상에 금속층 또는 절연층을 증착하는 제 1증착공정; 상기 금속층 또는 절연층 상에 PR층을 증착한 후, 패터닝하여 형성하고자 하는 다수의 홀에 대응되는 부분의 PR층을 잔류시켜 잔류 PR을 형성하는 패터닝 공정; 상기 잔류 PR에 대해 애싱 처리하여 상기 잔류 PR의 폭을 감소시키는 애싱 처리 공정; 상기 애싱 처리된 잔류 PR이 잔류된 상기 금속층 또는 절연층 상에 절연성 또는 도전성 재료로 증착 또는 충진하는 제 2증착공정; 및 상기 잔류 PR을 제거하여 상기 제 2증착공정에 의한 증착층 또는 충진층에 다수의 홀을 형성하는 홀 형성 공정을 통해 다수의 나노 홀이 형성되는 것을 특징으로 하는 반도체장치
7 7
실리콘으로 이루어진 피처리기판 상에 금속층 또는 절연층을 증착하는 제 1증착공정; 상기 금속층 또는 절연층 상에 PR층을 증착한 후, 패터닝하여 형성하고자 하는 다수의 홀에 대응되는 부분의 PR층을 잔류시켜 잔류 PR을 형성하는 패터닝 공정; 상기 잔류 PR에 대해 애싱 처리하여 상기 잔류 PR의 폭을 감소시키는 애싱 처리 공정; 상기 애싱 처리된 잔류 PR이 잔류된 상기 금속층 또는 절연층 상에 절연성 또는 도전성 재료로 증착 또는 충진하는 제 2증착공정; 및 상기 잔류 PR을 제거하여 상기 제 2증착공정에 의한 증착층 또는 충진층에 다수의 홀을 형성하는 홀 형성 공정; 및 상기 홀 형성 공정에 의해 형성된 다수의 홀에 도전성 또는 반도체성 재료 또는 탄소나노튜브를 수직 성장시키는 공정을 통해 제조되는 것을 특징으로 하는 반도체장치
8 8
제 6항 또는 제 7항에 있어서, 상기 다수의 홀의 각 폭(B)이 200nm인 것을 특징으로 하는 반도체장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.