맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

멀티플라잉 디지털-아날로그 컨버터 및 이를 포함하는파이프라인 아날로그-디지털 컨버터

  • 기술번호 : KST2015160625
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)는 디지털 신호를 입력받아 아날로그 신호를 출력하는 디지털-아날로그 컨버터(DAC), 및 상관 더블 샘플링(CDS, Correlated Double Sampling) 기법 또는 타임 쉬프트 상관 더블 샘플링(Time Shifted CDS) 기법의 타이밍별로 상기 출력된 아날로그 신호에 상응하는 신호의 증폭 이득을 변화시키는 이득 증폭기를 포함한다. 따라서 멀티플라잉 디지털-아날로그 컨버터는 적절한 타이밍에 따라 이득 증폭기의 이득을 변화시켜 멀티플라잉 디지털-아날로그 컨버터(Multiplying DAC)의 효율을 개선할 수 있다.
Int. CL H03M 1/12 (2006.01) H03M 1/66 (2006.01)
CPC H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01)
출원번호/일자 1020080018503 (2008.02.28)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0967845-0000 (2010.06.28)
공개번호/일자 10-2009-0093145 (2009.09.02) 문서열기
공고번호/일자 (20100705) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.02.28)
심사청구항수 21

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김수환 대한민국 서울 관악구
2 우종관 대한민국 서울 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남정길 대한민국 서울특별시 강남구 테헤란로**길 **, 인화빌딩 *층 (삼성동)(특허법인(유한)아이시스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.02.28 수리 (Accepted) 1-1-2008-0148707-76
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2008.05.08 수리 (Accepted) 1-1-2008-0328953-68
3 선행기술조사의뢰서
Request for Prior Art Search		 2009.04.06 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2009.05.14 수리 (Accepted) 9-1-2009-0028742-71
5 의견제출통지서
Notification of reason for refusal		 2009.08.31 발송처리완료 (Completion of Transmission) 9-5-2009-0362889-12
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.10.30 수리 (Accepted) 1-1-2009-0667886-48
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.10.30 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0667884-57
8 등록결정서
Decision to grant		 2010.03.30 발송처리완료 (Completion of Transmission) 9-5-2010-0133259-77
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
디지털 신호를 입력받아 아날로그 신호를 출력하는 디지털-아날로그 컨버터(DAC); 및 상관 더블 샘플링(CDS, Correlated Double Sampling) 기법 또는 타임 쉬프트 상관 더블 샘플링(Time Shifted CDS) 기법의 타이밍별로 상기 출력된 아날로그 신호에 상응하는 신호의 증폭 이득을 변화시키는 이득 증폭기를 포함하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
2 2
제1항에 있어서, 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 타이밍은 적어도 프리-앰플리파잉 타이밍(pre-amplifying timing)와 앰플리파잉 타이밍(amplifying timing)를 포함하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
3 3
제1항에 있어서, 상기 이득 증폭기는 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 제1 타이밍에서는 제1 증폭 이득으로 상기 출력된 아날로그 신호에 상응하는 신호를 증폭시키고 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 제2 타이밍에서는 제2 증폭 이득-상기 제2 증폭 이득은 상기 제1 증폭 이득과 다른 값을 가짐-으로 상기 출력된 아날로그 신호에 상응하는 신호를 증폭시키는 n형 및 p형 증폭기들을 포함하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
4 4
제3항에 있어서, 상기 제1 증폭 이득은 상기 제2 증폭 이득 보다 적은 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
5 5
제3항에 있어서, 상기 n형 및 p형 증폭기들은 바이어스를 이산적으로 또는 연속적으로 제어하는 n형 및 p형 바이어스 제어부들을 각각 포함하고, 상기 n형 및 p형 증폭기들 각각은 상기 제어된 바이어스에 따라 상기 증폭 이득을 변화시키는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
6 6
제5항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들을 나타내는 클록 신호들을 기초로 이산적으로 상기 바이어스를 제어하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
7 7
제5항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들에 따라 연속적으로 변화하는 주기적인 신호를 기초로 연속적으로 상기 바이어스를 제어하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
8 8
제5항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들의 듀티비를 제어하여 이산적으로 상기 바이어스를 제어하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
9 9
제1항에 있어서, 상기 멀티플라잉 디지털-아날로그 컨버터는 파이프라인 아날로그-디지털 컨버터(Pipelined ADC)에 사용되는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)
10 10
아날로그 스테이지 입력 신호를 입력받아 디지털 신호를 생성하는 아날로그-디지털 컨버터(ADC)와, 상관 더블 샘플링(CDS, Correlated Double Sampling) 기법 또는 타임 쉬프트 상관 더블 샘플링(Time Shifted CDS) 기법의 타이밍별로 상기 아날로그 스테이지 입력 신호와 상기 생성된 디지털 신호를 기초로 생성된 내부 신호의 증폭 이득을 변화시키는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC)를 포함하는 스테이지부를 포함하는 파이프라인 아날로그-디지털 컨버터(Pipelined ADC)
11 11
제10항에 있어서, 상기 멀티플라잉 디지털-아날로그 컨버터는 상기 생성된 디지털 신호를 입력받아 아날로그 신호를 출력하는 디지털-아날로그 컨버터(DAC); 상기 아날로그 스테이지 입력 신호와 상기 출력된 아날로그 신호를 합산하여 상기 내부 신호를 생성하는 합산부; 및 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링 기법의 타이밍별로 상기 생성된 내부 신호의 증폭 이득을 변화시키는 이득 증폭기를 포함하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
12 12
제11항에 있어서, 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 타이밍은 적어도 프리-앰플리파잉 타이밍(pre-amplifying timing)와 앰플리파잉 타이밍(amplifying timing)를 포함하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
13 13
제11항에 있어서, 상기 이득 증폭기는 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 제1 타이밍에서는 제1 증폭 이득으로 상기 생성된 내부 신호를 증폭시키고 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 제2 타이밍에서는 제2 증폭 이득-상기 제2 증폭 이득은 상기 제1 증폭 이득과 다른 값을 가짐-으로 상기 생성된 내부 신호를 증폭시키는 n형 및 p형 증폭기들을 포함하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
14 14
제13항에 있어서, 상기 제1 증폭 이득은 상기 제2 증폭 이득 보다 적은 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
15 15
제13항에 있어서, 상기 n형 및 p형 증폭기들은 바이어스를 이산적으로 또는 연속적으로 제어하는 n형 및 p형 바이어스 제어부들을 각각 포함하고, 상기 n형 및 p형 증폭기들 각각은 상기 제어된 바이어스에 따라 상기 증폭 이득을 변화시키는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
16 16
제15항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들을 나타내는 클록 신호들을 기초로 이산적으로 상기 바이어스를 제어하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
17 17
제15항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들에 따라 연속적으로 변화하는 주기적인 신호를 기초로 연속적으로 상기 바이어스를 제어하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
18 18
제15항에 있어서, 상기 n형 및 p형 바이어스 제어부들 각각은 상기 제1 및 제2 타이밍들의 듀티비를 제어하여 이산적으로 상기 바이어스를 제어하는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
19 19
제10항에 있어서, 상기 파이프라인 아날로그-디지털 컨버터는 통신 시스템, CCD(Charge Coupled Device) 기반의 이미징 시스템, CIS(CMOS Image Sensor) 기반의 이미징 시스템, 신호 처리 시스템 또는 데이터 획득 시스템(DAS, Data Acquisition System)에 사용되는 것을 특징으로 하는 파이프라인 아날로그-디지털 컨버터
20 20
디지털 신호를 입력받아 아날로그 신호를 출력하는 단계; 및 상관 더블 샘플링(CDS, Correlated Double Sampling) 기법 또는 타임 쉬프트 상관 더블 샘플링(Time Shifted CDS) 기법의 타이밍별로 상기 출력된 아날로그 신호에 상응하는 신호의 증폭 이득을 변화시키는 단계를 포함하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC) 기반의 신호 변환 방법
21 21
제20항에 있어서, 상기 상관 더블 샘플링 기법 또는 타임 쉬프트 상관 더블 샘플링의 타이밍은 적어도 프리-앰플리파잉 타이밍(pre-amplifying timing)와 앰플리파잉 타이밍(amplifying timing)를 포함하는 것을 특징으로 하는 멀티플라잉 디지털-아날로그 컨버터(MDAC, Multiplying DAC) 기반의 신호 변환 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 서울특별시 광운대학교 산학협력단 서울시 산학연 협력사업 (2005년기술기반구축사업) 나노SoC 산업육성을 위한 산학협력 혁신클러스터-테라스케일 SoC 설계를 위한 나노 IPDB구축