맞춤기술찾기
이전대상기술
전기소자의 채널층 형성 방법 및 이를 이용하는 전기소자의 제조 방법
- 기술번호 : KST2014036990
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 일 실시 예에 따르는 전기소자의 채널층 형성 방법이 개시된다. 먼저, 절연층을 상부에 구비하는 전도성 기판을 제공한다. 상기 전도성 기판과 도금 대상인 금속을 전극으로 사용하여 전해질 용액 내에서 전기도금을 실시한다. 이때, 상기 전도성 기판으로부터 상기 절연층을 통과하는 터널링 전류가 제공하는 전자와 상기 전해질 용액 내의 상기 금속의 이온이 결합함으로써 상기 절연층 상에 금속 채널층이 형성된다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01.01) H01L 21/336 (2006.01.01) |
| CPC | H01L 29/78696(2013.01) H01L 29/78696(2013.01) H01L 29/78696(2013.01) H01L 29/78696(2013.01) |
| 출원번호/일자 | 1020100030395 (2010.04.02) |
| 출원인 | 서울대학교산학협력단 |
| 등록번호/일자 | 10-1186574-0000 (2012.09.21) |
| 공개번호/일자 | 10-2011-0111024 (2011.10.10) 문서열기 |
| 공고번호/일자 | (20121008) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.04.02) |
| 심사청구항수 | 33 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박영준 | 대한민국 | 서울특별시 관악구 |
| 2 | 이석하 | 대한민국 | 충청남도 아산시 문화로번길 |
| 3 | 천준호 | 대한민국 | 서울특별시 관악구 |
| 4 | 최연규 | 대한민국 | 서울특별시 서초구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 남정길 | 대한민국 | 서울특별시 강남구 테헤란로**길 **, 인화빌딩 *층 (삼성동)(특허법인(유한)아이시스) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.04.02 | 수리 (Accepted) | 1-1-2010-0212249-50 |
| 2 | 보정요구서 Request for Amendment |
2010.04.14 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0033384-00 |
| 3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2010.05.13 | 수리 (Accepted) | 1-1-2010-0307912-18 |
| 4 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2010.05.13 | 수리 (Accepted) | 1-1-2010-0307877-18 |
| 5 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.01.17 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 Report of Prior Art Search |
2011.02.21 | 수리 (Accepted) | 9-1-2011-0016608-94 |
| 7 | 의견제출통지서 Notification of reason for refusal |
2011.06.21 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0337975-13 |
| 8 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.08.08 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0609345-70 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.08.08 | 수리 (Accepted) | 1-1-2011-0609327-58 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 11 | 의견제출통지서 Notification of reason for refusal |
2012.01.09 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0013840-83 |
| 12 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.03.06 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0180912-08 |
| 13 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.03.06 | 수리 (Accepted) | 1-1-2012-0180916-80 |
| 14 | 등록결정서 Decision to grant |
2012.08.01 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0450980-49 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 18 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 19 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 20 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 (a) 절연층을 상부에 구비하는 전도성 기판을 제공하는 단계;(b) 상기 절연층을 포함하는 상기 전도성 기판과 도금 대상인 금속을 전해질 용액에 담그는 단계; 및(c) 상기 전도성 기판과 상기 금속을 각각 전극으로 사용하여 상기 전도성 기판으로부터 전자가 상기 절연층을 통과하는 터널링 전류가 발생되도록 전압을 인가하여 상기 절연층을 통과한 전자와 상기 전해질 용액 내의 상기 금속의 이온을 결합시킴으로써 상기 절연층 상에 금속 채널층을 형성하는 단계를 포함하는전기소자의 채널층 형성 방법 |
| 2 |
2 제1 항에 있어서, 상기 전도성 기판은 n형 또는 p형으로 도핑된 반도체 기판인전기소자의 채널층 형성 방법 |
| 3 |
3 제1 항에 있어서,상기 전도성 기판은 반도체 기판 또는 절연 기판 내에 전도성 패턴을 형성함으로써 이루어지는 전기소자의 채널층 형성 방법 |
| 4 |
4 제1 항에 있어서,상기 전해질 용액은 도금 대상인 상기 금속의 이온을 포함하는 전기소자의 채널층 형성 방법 |
| 5 |
5 제1 항에 있어서,상기 금속은 금, 은, 백금, 알루미늄, 납, 하프늄, 탄탈륨, 타이타늄, 구리, 주석 및 팔라듐으로 구성되는 그룹에서 선택되는 어느 하나인 전기소자의 채널층 형성 방법 |
| 6 |
6 제1 항에 있어서,(b) 단계는 상기 전해질 용액 내에서 상기 금속이 양의 극성을 가지고, 상기 전도성 기판이 음의 극성을 가지도록 전압을 인가하는 전기소자의 채널층 형성 방법 |
| 7 |
7 제1 항에 있어서,(b) 단계 이전에, 상기 절연층 상에 티올 처리를 실시하는 단계를 추가적으로 포함하여, (b) 단계에서 생성되는 상기 금속과 상기 절연층의 접합력을 증가시키는 전기소자의 채널층 형성 방법 |
| 8 |
8 (a) 전도성 기판 상에 절연층을 형성하는 단계;(b) 상기 절연층 상에 소스 전극층 및 드레인 전극층을 서로 이격하도록 형성하는 단계;(c) 상기 절연층, 상기 소스 전극층 및 상기 드레인 전극층을 포함하는 상기 전도성 기판을 전해질 용액에 담그는 단계; 및(d) 상기 전도성 기판과 도금 대상인 금속을 각각 전극으로 사용하여 전기도금을 실시하는 단계를 포함하되,상기 전도성 기판으로부터 상기 절연층을 통과하는 터널링 전류의 전자와 상기 전해질 용액 내의 상기 금속의 이온을 결합시킴으로써 상기 소스 전극층 및 상기 드레인 전극층 사이에 금속 채널층을 형성하는 전기소자의 제조 방법 |
| 9 |
9 제8 항에 있어서,상기 전도성 기판은 n형 또는 p형으로 도핑된 반도체 기판인 전기소자의 제조 방법 |
| 10 |
10 제8 항에 있어서,상기 전도성 기판은 반도체 기판 또는 절연 기판 내에 전도성 패턴을 형성함으로써 이루어지는 전기소자의 제조 방법 |
| 11 |
11 제10 항에 있어서,상기 전도성 패턴은 하부 게이트 전극층이며, 상기 절연층은 하부 게이트 유전막인 전기소자의 제조 방법 |
| 12 |
12 제8 항에 있어서,상기 전해질 용액은 도금 대상인 상기 금속의 이온을 포함하는 전기소자의 제조 방법 |
| 13 |
13 제8 항에 있어서,(d) 단계는 상기 소스 전극층 및 상기 드레인 전극층 사이에 전압을 인가하고, 상기 소스 전극층 및 상기 드레인 전극층 사이에 흐르는 전류를 측정하여 상기 금속 채널층을 형성하는 상기 전기도금 공정의 완료 여부를 결정하는 전기소자의 제조 방법 |
| 14 |
14 제8 항에 있어서,상기 소스 전극층 및 상기 드레인 전극층은 금속 박막을 상기 절연층 상에 증착하고 이를 패터닝하여 형성하는 전기소자의 제조 방법 |
| 15 |
15 제8 항에 있어서,(e) 상기 금속 채널층 상에 상부 게이트 유전막을 형성하는 단계; 및(f) 상기 상부 게이트 유전막 상에 상부 게이트 전극층을 형성하는 단계를 추가적으로 포함하는 전기소자의 제조 방법 |
| 16 |
16 제8 항에 있어서,(d) 단계에서, 상기 전해질 용액은 표면활성제를 포함하고, 상기 표면활성제는 상기 절연층 상에 원자층 단위의 상기 금속 채널층이 형성되도록 하는 전기소자의 제조 방법 |
| 17 |
17 제8 항에 있어서,(d) 단계 이전에, 상기 절연층 상에 티올 처리를 실시하는 단계를 추가적으로 포함하여, (d) 단계에서 생성되는 상기 금속과 상기 절연층의 접합력을 증가시키는 전기소자의 채널층 형성 방법 |
| 18 |
18 제8 항에 있어서,(d) 단계 이전에, 상기 소스 전극층 및 상기 드레인 전극층 상에 티올 처리를 실시하는 단계를 추가적으로 포함하여, (d) 단계에서 생성되는 상기 금속이 상기 소스 전극층 및 상기 드레인 전극층에 부착하는 것을 억제하는 전기소자의 채널층 형성 방법 |
| 19 |
19 (a) 전도성 기판 상에 절연층을 형성하는 단계;(b) 상기 절연층 상에 소스 전극층 및 드레인 전극층을 서로 이격하도록 형성하는 단계;(c) 상기 절연층, 상기 소스 전극층 및 상기 드레인 전극층을 포함하는 상기 전도성 기판 상에 베이스 금속층을 형성하는 단계;(d) 상기 전도성 기판 상에 포토레지스트를 도포하고, 리소그래피 공정을 통하여 상기 베이스 금속층의 일부분을 노출시키는 포토레지스트 패턴을 형성하는 단계;(e) 상기 노출된 베이스 금속층의 상기 일부분을 제거하여 상기 절연층의 일부분을 노출시키는 단계; 및(f) 전해질 용액 내에서 상기 전도성 기판과 도금 대상인 금속을 각각 전극으로 사용하여 전기도금을 실시하는 단계를 포함하되,상기 전도성 기판으로부터 상기 절연층을 통과하는 터널링 전류의 전자와 상기 전해질 용액 내의 상기 금속의 이온을 결합시킴으로써 상기 절연층의 상기 일부분 상에 금속 채널층을 형성하는 전기소자의 제조 방법 |
| 20 |
20 제19 항에 있어서,(d) 단계의 상기 포토레지스트 패턴은 상기 전기도금에 의해 형성되는 상기 금속 채널층의 길이 또는 폭을 결정하는 전기소자의 제조 방법 |
| 21 |
21 제19 항에 있어서,(e) 단계는(e1) 상기 포토레지스트 패턴이 형성된 상기 전도성 기판에 전기 분해용 전해질 용액을 제공하는 단계; 및(e2) 상기 전해질 용액과 상기 전도성 기판에 전압을 인가하여 상기 전기 분해용 전해질 용액을 전기 분해하는 단계를 포함하되,상기 노출된 베이스 금속층의 금속이 상기 전기 분해의 산화 반응에 의해 상기 전기분해용 전해질 용액 내로 이온화됨으로써 상기 노출된 베이스 금속층의 상기 일부분이 식각되는 전기소자의 제조 방법 |
| 22 |
22 제19 항에 있어서,상기 전도성 기판은 n형 또는 p형으로 도핑된 반도체 기판인 전기소자의 제조 방법 |
| 23 |
23 제19 항에 있어서,상기 전도성 기판은 반도체 기판 또는 절연 기판 내에 전도성 패턴을 형성함으로써 이루어지는 전기소자의 제조 방법 |
| 24 |
24 제19 항에 있어서,상기 전도성 패턴은 하부 게이트 전극층이며, 상기 절연층은 하부 게이트 유전막인 전기소자의 제조 방법 |
| 25 |
25 제19 항에 있어서,상기 전해질 용액은 도금 대상인 상기 금속의 이온을 포함하는 전기소자의 제조 방법 |
| 26 |
26 제19 항에 있어서,(f) 단계는 상기 소스 전극층 및 상기 드레인 전극층 사이에 전압을 인가하고, 상기 소스 전극층 및 상기 드레인 전극층 사이에 흐르는 전류를 측정하여 상기 금속 채널층을 형성하는 상기 전기도금 공정의 완료 여부를 결정하는 전기소자의 제조 방법 |
| 27 |
27 제19 항에 있어서,(g) 상기 금속 채널층 상에 상부 게이트 유전막을 형성하는 단계; 및(h) 상기 상부 게이트 유전막 상에 상부 게이트 전극층을 형성하는 단계를 추가적으로 포함하는 전기소자의 제조 방법 |
| 28 |
28 제19 항에 있어서,(f) 단계에서, 상기 전해질 용액은 표면활성제를 포함하고, 상기 표면활성제는 상기 절연층 상에 원자층 단위의 상기 금속 채널층이 형성되도록 하는 전기소자의 제조 방법 |
| 29 |
29 제19 항에 있어서,(f) 단계 이전에, 상기 절연층의 상기 일부분 상에 티올 처리를 실시하는 단계를 추가적으로 포함하여, (f) 단계에서 생성되는 상기 금속과 상기 절연층의 상기 일부분과의 접합력을 증가시키는 전기소자의 채널층 형성 방법 |
| 30 |
30 게이트 전극층을 내부에 포함하는 기판;상기 기판 상에 위치하는 게이트 절연층;상기 게이트 절연층 상에서 서로 이격하여 배치되는 소스 전극층 및 드레인 전극층;상기 소스 전극층 및 상기 드레인 전극층으로부터 각각 확장되어 서로 마주보도록 배치되는 소스 확장층 및 드레인 확장층; 및상기 소스 확장층 및 드레인 확장층 사이에 배치되는 전기도금된 금속 채널층을 포함하는 전기소자 |
| 31 |
31 제30 항에 있어서,상기 소스 확장층, 상기 드레인 확장층 및 상기 금속 채널층은 동일한 금속으로 이루어지는 전기소자 |
| 32 |
32 제30 항에 있어서,상기 소스 확장층 및 상기 드레인 확장층 사이의 거리는 상기 소스 전극층 및 상기 드레인 전극층 사이의 거리보다 짧은 전기소자 |
| 33 |
33 제30 항에 있어서,상기 금속 채널층 상에 배치되는 상부 게이트 절연층 및 상부 게이트 전극층을 추가적으로 포함하는 전기소자 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 교육과학기술부 | 나노응용시스템연구센터 | 국가핵심연구센터 | - |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1186574-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20100402 출원 번호 : 1020100030395 공고 연월일 : 20121008 공고 번호 : 특허결정(심결)연월일 : 20120801 청구범위의 항수 : 33 유별 : H01L 29/78 발명의 명칭 : 전기소자의 채널층 형성 방법 및 이를 이용하는 전기소자의 제조 방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 666,000 원 | 2012년 09월 21일 | 납입 |
| 제 4 년분 | 금 액 | 536,200 원 | 2015년 08월 31일 | 납입 |
| 제 5 년분 | 금 액 | 536,200 원 | 2016년 02월 15일 | 납입 |
| 제 6 년분 | 금 액 | 536,200 원 | 2017년 08월 24일 | 납입 |
| 제 7 년분 | 금 액 | 677,000 원 | 2018년 08월 20일 | 납입 |
| 제 8 년분 | 금 액 | 677,000 원 | 2019년 09월 17일 | 납입 |
| 제 9 년분 | 금 액 | 677,000 원 | 2020년 09월 18일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.04.02 | 수리 (Accepted) | 1-1-2010-0212249-50 |
| 2 | 보정요구서 | 2010.04.14 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0033384-00 |
| 3 | [출원서등 보정]보정서 | 2010.05.13 | 수리 (Accepted) | 1-1-2010-0307912-18 |
| 4 | [출원서등 보정]보정서 | 2010.05.13 | 수리 (Accepted) | 1-1-2010-0307877-18 |
| 5 | 선행기술조사의뢰서 | 2011.01.17 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 | 2011.02.21 | 수리 (Accepted) | 9-1-2011-0016608-94 |
| 7 | 의견제출통지서 | 2011.06.21 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0337975-13 |
| 8 | [명세서등 보정]보정서 | 2011.08.08 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0609345-70 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.08.08 | 수리 (Accepted) | 1-1-2011-0609327-58 |
| 10 | 출원인정보변경(경정)신고서 | 2011.09.27 | 수리 (Accepted) | 4-1-2011-5195109-43 |
| 11 | 의견제출통지서 | 2012.01.09 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0013840-83 |
| 12 | [명세서등 보정]보정서 | 2012.03.06 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0180912-08 |
| 13 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.03.06 | 수리 (Accepted) | 1-1-2012-0180916-80 |
| 14 | 등록결정서 | 2012.08.01 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0450980-49 |
| 15 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 16 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 17 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 18 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 19 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 20 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 기술번호 | KST2014036990 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서울대학교 |
| 기술명 | 전기소자의 채널층 형성 방법 및 이를 이용하는 전기소자의 제조 방법 |
| 기술개요 |
일 실시 예에 따르는 전기소자의 채널층 형성 방법이 개시된다. 먼저, 절연층을 상부에 구비하는 전도성 기판을 제공한다. 상기 전도성 기판과 도금 대상인 금속을 전극으로 사용하여 전해질 용액 내에서 전기도금을 실시한다. 이때, 상기 전도성 기판으로부터 상기 절연층을 통과하는 터널링 전류가 제공하는 전자와 상기 전해질 용액 내의 상기 금속의 이온이 결합함으로써 상기 절연층 상에 금속 채널층이 형성된다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1545001581 |
|---|---|
| 세부과제번호 | IPET308010-5 |
| 연구과제명 | 당화가 용이한 형질전환 바이오에너지 작물 및 재조합 셀룰라제 저가생산기술 개발 |
| 성과구분 | 등록 |
| 부처명 | 농림수산식품부 |
| 연구관리전문기관명 | 농림수산식품기술기획평가원 |
| 연구주관기관명 | (주)젠닥스 |
| 성과제출연도 | 2010 |
| 연구기간 | 200806~201306 |
| 기여율 | 1 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | BT(생명공학기술) |
| 과제고유번호 | 1345102053 |
|---|---|
| 세부과제번호 | 2007-0056573 |
| 연구과제명 | C로봇의기술개발 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 서울대학교 |
| 성과제출연도 | 2009 |
| 연구기간 | 200312~201008 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
특허성과
| [1020100030395] | 전기소자의 채널층 형성 방법 및 이를 이용하는 전기소자의 제조 방법 | 새창보기 |
|---|---|---|
| [1020090098216] | 무전해 금도금 방법 및 이에 의해 제조된 센서 | 새창보기 |
| [1020090016688] | 델타 시그마 아날로그 디지털 컨버터 | 새창보기 |
| [1020090012660] | 탄소나노튜브 네트워크에 기반한 박막형 태양전지 | 새창보기 |
| [1020090005335] | 플라즈마 발생 시스템 | 새창보기 |
| [1020080032232] | 정전용량 검출 장치 및 이를 포함하는 정전용량 센서 | 새창보기 |
| [1020080018503] | 멀티플라잉 디지털-아날로그 컨버터 및 이를 포함하는파이프라인 아날로그-디지털 컨버터 | 새창보기 |
| [1020080003994] | 이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자 | 새창보기 |
| [1020070023261] | 광 식별 태그, 리더 및 시스템 | 새창보기 |
중요키워드
| [KST2015159267][서울대학교] | 티형 게이트 전극 및 형성방법 | 새창보기 |
|---|---|---|
| [KST2015135198][서울대학교] | 금속 산화물층의 제조 방법, 상기 방법을 이용하여 제조한 박막 트랜지스터 기판 및 그 제조 방법 | 새창보기 |
| [KST2019011530][서울대학교] | 전계효과트랜지스터 제작을 위한 패턴화된 이황화몰리브덴 박막층 형성 장치 및 패턴화된 이황화 몰리브덴 박막층을 이용한 전계 효과 트랜지스터 제작 방법 | 새창보기 |
| [KST2014058647][서울대학교] | 자기 조립 펩타이드를 이용한 단일벽 탄소나노튜브 전계 효과 트랜지스터의 기능화 방법, 이에 의하여 제조된 단일벽 탄소나노튜브 전계 효과 트랜지스터를 포함하는 트리메틸아민 검출 센서 및 이를 이용한 해산물 | 새창보기 |
| [KST2015161705][서울대학교] | 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터 | 새창보기 |
| [KST2014058499][서울대학교] | 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법 | 새창보기 |
| [KST2015159955][서울대학교] | 게이트 리세스 및 게이트 형성방법 | 새창보기 |
| [KST2015159584][서울대학교] | 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법 | 새창보기 |
| [KST2015161260][서울대학교] | 낮은 누설전류를 갖는 ＦＩＮ 전계효과트랜지스터 및 그제조 방법 | 새창보기 |
| [KST2015159107][서울대학교] | 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2015161047][서울대학교] | 금속 리프트 오프 공정을 이용한 다중 게이트 형성 방법 | 새창보기 |
| [KST2015160922][서울대학교] | 자기 정렬된 듀얼게이트 단전자 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015159551][서울대학교] | 광감지용 유기 박막 트랜지스터 | 새창보기 |
| [KST2015160812][서울대학교] | 이온화 충돌 소자 및 그 제조방법 | 새창보기 |
| [KST2015136894][서울대학교] | 고성능 단일 트랜지스터 플로팅 바디 ＤＲＡＭ 소자 및 그 제조 방법 | 새창보기 |
| [KST2015135928][서울대학교] | ｈｉｇｈ-Ｋ막을 스페이서 에치 스톱으로 이용하는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
| [KST2021009914][서울대학교] | 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터 | 새창보기 |
| [KST2015161081][서울대학교] | 화학적 및 생물학적 센서를 위한 탄소나노튜브 절연체반도체 시스템 | 새창보기 |
| [KST2014037060][서울대학교] | 미세결정 실리콘 박막의 형성 방법 | 새창보기 |
| [KST2015137331][서울대학교] | 재설정 가능한 반도체 소자 | 새창보기 |
| [KST2015135862][서울대학교] | 반도체 소자의 제조 방법 | 새창보기 |
| [KST2017015169][서울대학교] | 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법(TUNNEL FIELD-EFFECT TRANSISTOR WITH ASYMMETRIC CHANNEL AND GATE DIELECTRIC LAYER AND FABRICATION METHOD THEREOF) | 새창보기 |
| [KST2015159924][서울대학교] | 리세스 채널을 가지는 듀얼게이트 단전자 트랜지스터 및 그제조방법 | 새창보기 |
| [KST2015135234][서울대학교] | 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법 | 새창보기 |
| [KST2015137597][서울대학교] | 반도체 장치 및 그 제조 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2015137272][서울대학교] | 매립 배선을 갖는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015162471][서울대학교] | 낮은 누설전류를 갖는 고밀도 ＦＩＮ 전계효과트랜지스터및 그 제조 방법 | 새창보기 |
| [KST2015160182][서울대학교] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|