| 1 |
1
계단 형상의 반도체기판과; 상기 반도체기판의 돌출된 일단에 형성된 소스 영역과; 상기 소스 영역 상부에 형성된 마스크층과; 상기 소스 영역의 일측면과 상기 반도체기판의 타단 상부 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부 꺾인 부위에 형성된 측벽 게이트와; 상기 반도체기판의 타단에 일정 길이의 진성영역을 구현하기 위해 상기 측벽 게이트 및 상기 게이트 절연막의 상부에 형성된 제 1 절연막 측벽과; 상기 제 1 절연막 측벽의 가장자리에 맞추어 상기 반도체기판의 타단 일면적 밑에 형성된 드레인 영역으로 구성된 이온화 충돌 소자(I-MOS)
|
| 2 |
2
제 1 항에 있어서, 상기 드레인 영역의 일부를 드레인 확장영역으로 구현하기 위해 상기 제 1 절연막 측벽 및 상기 게이트 절연막 상부에 형성된 제 2 절연막 측벽과; 상기 제 2 절연막 측벽의 가장자리에 맞추어 상기 반도체기판의 타단 일면적 밑에 형성된 제 2의 드레인 영역이 더 추가되어 구성된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 3 |
3
제 2 항에 있어서, 상기 소스의 접합면은 채널이 형성되는 부근의 깊이에서 형성되고, 상기 드레인 확장영역의 접합깊이는 상기 제 2의 드레인 영역의 접합깊이보다 더 얕은 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 4 |
4
계단 형상의 반도체기판과; 상기 반도체기판의 돌출된 일단에 형성된 소스 영역과; 상기 소스 영역 상부에 형성된 마스크층과; 상기 소스 영역의 일측면과 상기 반도체기판의 타단 상부 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부 꺾인 부위에 곡면을 따라 형성된 게이트와; 상기 반도체기판의 타단에 일정 채널 길이를 구현하기 위해 상기 게이트 상부에 형성된 제 1 절연막 측벽과; 상기 반도체기판의 타단에 일정 길이의 진성영역을 구현하기 위해 상기 게이트의 양단 측면과 상기 제 1 절연막 측벽 및 상기 게이트 절연막 상부에 형성된 제 2 절연막 측벽과; 상기 제 2 절연막 측벽의 가장자리에 맞추어 상기 반도체기판의 타단 일면적 밑에 형성된 드레인 영역으로 구성된 이온화 충돌 소자(I-MOS)
|
| 5 |
5
제 4 항에 있어서, 상기 드레인 영역의 일부를 드레인 확장영역으로 구현하기 위해 상기 제 2 절연막 측벽 및 상기 게이트 절연막 상부에 형성된 제 3 절연막 측벽과; 상기 제 3 절연막 측벽의 가장자리에 맞추어 상기 반도체기판의 타단 일면적 밑에 형성된 제 2의 드레인 영역이 더 추가되어 구성된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 6 |
6
제 5 항에 있어서, 상기 소스의 접합면은 채널이 형성되는 부근의 깊이에서 형성되고, 상기 드레인 확장영역의 접합깊이는 상기 제 2의 드레인 영역의 접합깊이보다 더 얕은 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 7 |
7
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 소스는 드레인으로, 상기 드레인은 소스로 하는 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 8 |
8
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 소스는 n형 불순물이 도핑된 단결정 실리콘, 상기 드레인은 p형 불순물이 도핑된 단결정 실리콘, 그리고 상기 측벽 게이트 또는 게이트는 n형 불순물이 도핑된 폴리실리콘, p형 불순물이 도핑된 폴리실리콘과 금속 중 선택된 어느 하나인 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 9 |
9
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 소스는 p형 불순물이 도핑된 단결정 실리콘, 상기 드레인은 n형 불순물이 도핑된 단결정 실리콘, 그리고 상기 측벽 게이트 또는 게이트는 n형 불순물이 도핑된 폴리실리콘, p형 불순물이 도핑된 폴리실리콘과 금속 중 선택된 어느 하나인 것을 특징으로 하는 이온화 충돌 소자(I-MOS)
|
| 10 |
10
반도체기판 상부에 불순물을 주입하여 소스가 될 영역을 형성하는 제 1 단계와; 상기 소스가 될 영역 상부에 마스크층을 적층하는 제 2 단계와; 상기 마스크층을 사진식각공정으로 마스크 패턴을 형성하는 제 3 단계와; 상기 마스크 패턴에 따라 상기 반도체기판을 식각하여 계단 형상의 구조를 형성하고, 돌출된 일단의 일부가 소스 영역이 되도록 하는 제 4 단계와; 상기 돌출된 일단의 일측면과 타단의 상부 전면에 게이트 절연막을 형성하고, 상기 마스크 패턴 상부와 상기 게이트 절연막 상부에 게이트 물질을 증착하는 제 5 단계와; 상기 게이트 물질을 식각하여 측벽 게이트를 형성하는 제 6 단계와; 상기 구조 전면에 제 1 절연막을 적층하고 비등방성 식각을 통하여 제 1 절연막 측벽을 형성하는 제 7 단계와; 상기 구조 전면에 제 1 단계와 반대되는 극성의 불순물을 주입하여 드레인 영역을 형성하는 제 8 단계와; 상기 소스와 드레인 영역의 불순물을 확산시켜 원하는 소자를 구현하기 위한 어닐링 공정을 수행하는 제 9 단계로 구성된 이온화 충돌 소자(I-MOS)의 제조방법
|
| 11 |
11
제 10 항에 있어서, 상기 제 8 단계와 상기 제 9 단계 사이에, 상기 구조 전면에 제 2 절연막을 적층하고 비등방성 식각을 통하여 제 2 절연막 측벽을 형성하는 제 8-1 단계와; 상기 구조 전면에 제 1 단계와 반대되는 극성의 불순물을 주입하여 제 2의 드레인 영역을 형성하는 제 8-2 단계가 더 추가되어 구성된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 12 |
12
반도체기판 상부에 불순물을 주입하여 소스가 될 영역을 형성하는 제 1 단계와; 상기 소스가 될 영역 상부에 마스크층을 적층하는 제 2 단계와; 상기 마스크층을 사진식각공정으로 마스크 패턴을 형성하는 제 3 단계와; 상기 마스크 패턴에 따라 상기 반도체기판을 식각하여 계단 형상의 구조를 형성하고, 돌출된 일단의 일부가 소스 영역이 되도록 하는 제 4 단계와; 상기 돌출된 일단의 일측면과 타단의 상부 전면에 게이트 절연막을 형성하고, 상기 마스크 패턴 상부와 상기 게이트 절연막 상부에 게이트 물질을 증착하는 제 5 단계와; 상기 구조 전면에 제 1 절연막을 적층하고 제 1 절연막과 상기 게이트 물질을 비등방성 식각으로 순차 식각하여 제 1 절연막 측벽 및 게이트를 형성하는 제 6 단계와; 상기 구조 전면에 제 2 절연막을 적층하고 비등방성 식각을 통하여 제 2 절연막 측벽을 형성하는 제 7 단계와; 상기 구조 전면에 제 1 단계와 반대되는 극성의 불순물을 주입하여 드레인 영역을 형성하는 제 8 단계와; 상기 소스와 드레인 영역의 불순물을 확산시켜 원하는 소자를 구현하기 위한 어닐링 공정을 수행하는 제 9 단계로 구성된 이온화 충돌 소자(I-MOS)의 제조방법
|
| 13 |
13
제 12 항에 있어서, 상기 제 8 단계와 상기 제 9 단계 사이에, 상기 구조 전면에 제 3 절연막을 적층하고 비등방성 식각을 통하여 제 3 절연막 측벽을 형성하는 제 8-1 단계와; 상기 구조 전면에 제 1 단계와 반대되는 극성의 불순물을 주입하여 제 2의 드레인 영역을 형성하는 제 8-2 단계가 더 추가되어 구성된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 14 |
14
제 10 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 반도체기판은 단결정실리콘이고, 상기 게이트 물질은 폴리실리콘 또는 금속이며, 상기 제 1 단계에서 주입되는 불순물은 n형인 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 15 |
15
제 14 항에 있어서, 상기 게이트 물질이 폴리실리콘인 경우에 있어, 상기 제 5 단계와 상기 제 6 단계 사이에, 상기 게이트 물질 상부에 n형 또는 p형의 불순물을 주입하는 단계가 더 포함된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 16 |
16
제 10 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 반도체기판은 단결정실리콘이고, 상기 게이트 물질은 폴리실리콘 또는 금속이며, 상기 제 1 단계에서 주입되는 불순물은 p형인 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 17 |
17
제 16 항에 있어서, 상기 게이트 물질이 폴리실리콘인 경우에 있어, 상기 제 5 단계와 상기 제 6 단계 사이에, 상기 게이트 물질 상부에 n형 또는 p형의 불순물을 주입하는 단계가 더 포함된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
| 18 |
17
제 16 항에 있어서, 상기 게이트 물질이 폴리실리콘인 경우에 있어, 상기 제 5 단계와 상기 제 6 단계 사이에, 상기 게이트 물질 상부에 n형 또는 p형의 불순물을 주입하는 단계가 더 포함된 것을 특징으로 하는 이온화 충돌 소자(I-MOS)의 제조방법
|
