맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

스타 구조를 갖는 반도체 소자 및 그 제조방법

  • 기술번호 : KST2015134923
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수직채널을 가지면서도 소스/드레인을 좌, 우측으로 형성하여 채널의 폭을 얼마든지 크게 할 수 있고, 하나의 게이트로 수직으로 적층된 하나 이상의 반도체층을 교차하거나 감싸며 지나가게 되어, 경우에 따라 바디 컨택 및 이웃 소자와 바디 공유도 가능한 싱글 게이트(Single Gate), 더블 게이트(Double Gate) 및 게이트 올 어라운드(Gate All Around: GAA) 구조 중 어느 한 구조를 가진 반도체 소자를 수직으로 복수개 형성할 수 있음으로써, 스위칭 소자 뿐만 아니라 메모리 소자에도 응용될 수 있는 적층 어레이 구조(STAR 구조)를 갖는 반도체 소자 및 그 제조방법에 관한 것이다. 스타구조, 적층 어레이, 수직채널, 반도체, 메모리, 소자
Int. CL H01L 29/78 (2006.01.01) H01L 21/336 (2006.01.01)
CPC H01L 29/1037(2013.01) H01L 29/1037(2013.01) H01L 29/1037(2013.01)
출원번호/일자 1020080102209 (2008.10.17)
출원인 서울대학교산학협력단
등록번호/일자 10-1020099-0000 (2011.02.28)
공개번호/일자 10-2010-0042968 (2010.04.27) 문서열기
공고번호/일자 (20110309) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.10.17)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 윤장근 대한민국 대전광역시 중구
3 박일한 대한민국 서울 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.10.17 수리 (Accepted) 1-1-2008-0724415-05
2 선행기술조사의뢰서
Request for Prior Art Search		 2010.04.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2010.05.19 수리 (Accepted) 9-1-2010-0030973-27
4 의견제출통지서
Notification of reason for refusal		 2010.09.01 발송처리완료 (Completion of Transmission) 9-5-2010-0387246-18
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.11.01 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0707892-64
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.11.01 수리 (Accepted) 1-1-2010-0707897-92
7 등록결정서
Decision to grant		 2010.11.30 발송처리완료 (Completion of Transmission) 9-5-2010-0546364-38
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.27 수리 (Accepted) 4-1-2011-5195109-43
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.01.14 수리 (Accepted) 4-1-2013-5007213-54
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.17 수리 (Accepted) 4-1-2015-5033829-92
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.05.13 수리 (Accepted) 4-1-2015-5062924-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
기판으로부터 떨어져 수직하게 일정거리 이격되며 하나 이상 적층된 반도체층과; 상기 각 반도체층 상에 게이트 절연막을 사이에 두고 상기 반도체층 모두를 지나며 형성된 게이트와; 상기 각 반도체층에서 상기 게이트 양측으로 형성된 소스 및 드레인과; 상기 각 반도체층의 소스 및 드레인을 각각 둘러싸거나, 상기 각 반도체층 주위의 빈 공간에 채워진 층간 절연막을 포함하여 구성되되, 상기 게이트 절연막을 사이에 두고 상기 게이트가 지나는 상기 각 반도체층의 단면은 사각형, 원형 및 타원형 중에서 어느 하나이고, 상기 게이트가 지나는 상기 각 반도체층의 단면이 사각형인 경우 상기 게이트는 상기 각 반도체층과 일 측면 또는 양 측면에서 교차하거나 4개 측면 모두를 감싸며 지나가고, 상기 게이트가 지나는 상기 각 반도체층의 단면이 원형 또는 타원형인 경우 상기 게이트는 상기 각 반도체층의 외주면을 감싸며 지나가는 것을 특징으로 하는 스타 구조를 갖는 반도체 소자
4 4
제 3 항에 있어서, 상기 게이트 절연막은 상기 게이트가 상기 각 반도체층과 교차하며 지나갈 경우 편면형 구조이고, 상기 게이트가 상기 각 반도체층을 감싸며 지나갈 경우 사각통형 또는 원통형 구조인 것을 특징으로 하는 스타 구조를 갖는 반도체 소자
5 5
제 3 항 또는 제 4 항에 있어서, 상기 소스 및 드레인은 상기 각 반도체층의 일 측면, 양 측면 및 외주면 중 어느 하나에서 일정 깊이로 형성되고, 타측 또는 내부에는 바디 영역이 존재하는 것을 특징으로 하는 스타 구조를 갖는 반도체 소자
6 6
소정의 기판상에 "적층매개층-003e#반도체층"을 n번 반복 형성시킨 후, n번째 반도체층 상부에 n+1번째 적층매개층을 한번 더 형성시킨 다음, 상기 n+1번째 적층매개층 상부에 식각 마스크 물질을 증착시키는 제 1 단계와; 상기 식각 마스크 물질을 패터닝한 후, 이를 제 1 식각 마스크로 하여 상기 n+1번째 적층매개층부터 상기 n번 적층된 "반도체층/적층매개층"을 순차 식각하여 기둥 형상의 적층 구조를 형성하는 제 2 단계와; 상기 제 1 식각 마스크를 제거하고, 상기 기둥 형상의 적층 구조 상에 게이트 절연막을 형성하는 제 3 단계와; 상기 기판 전면에 게이트 물질을 증착후 제 2 식각 마스크로 상기 게이트 물질을 식각하여 게이트를 형성하는 제 4 단계와; 상기 게이트 물질 식각으로 드러난 상기 게이트 절연막을 제거한 다음, 소스/드레인을 형성하는 제 5 단계와; 상기 n+1개의 적층매개층 모두를 제거한 다음, 드러난 구조물의 빈 공간을 층간 절연막으로 채우는 제 6 단계를 포함하여 구성된 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
7 7
제 6 항에 있어서, 상기 제 4 단계의 게이트 물질 식각은 평탄화 공정을 더 거친 후에 실시하는 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
8 8
제 6 항 또는 제 7 항에 있어서, 상기 적층매개층 및 상기 반도체층의 적층은 에피텍시(epitaxy)법에 의한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
9 9
제 8 항에 있어서, 상기 제 5 단계의 소스/드레인 형성은 에피텍시(epitaxy)법 또는 플라즈마 방식에 의한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
10 10
제 9 항에 있어서, 상기 기판 및 상기 반도체층의 물질은 실리콘(Si)이고, 상기 적층매개층의 물질은 실리콘게르마늄(SiGe)이고, 상기 제 1 식각 마스크 물질은 질화물(nitride)인 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
11 11
소정의 기판상에 "적층매개층-003e#반도체층"을 n번 반복 형성시킨 후, n번째 반도체층 상부에 n+1번째 적층매개층을 한번 더 형성시킨 다음, 상기 n+1번째 적층매개층 상부에 식각 마스크 물질을 증착시키는 제 1 단계와; 상기 식각 마스크 물질을 패터닝한 후, 이를 제 1 식각 마스크로 하여 상기 n+1번째 적층매개층부터 상기 n번 적층된 "반도체층/적층매개층"을 순차 식각하여 기둥 형상의 적층 구조를 형성하는 제 2 단계와; 상기 기판 전면에 홈충전물질을 증착한 후 상기 제 1 식각 마스크가 드러나도록 평탄화시킨 다음, 제 2 식각 마스크를 형성하는 제 3 단계와; 상기 제 2 식각 마스크를 이용하여 상기 제 2 식각 마스크 사이에 드러난 상기 홈충전물질을 식각하여 칸막이를 형성하고, 상기 칸막이 양측으로 상기 제 2 단계의 적층 구조 일부가 드러나게 한 다음, 상기 제 2 식각 마스크를 제거하는 제 4 단계와; 상기 드러난 적층 구조의 적층매개층을 식각하여 상기 칸막이 양측으로 상기 제 1 식각 마스크 및 상기 반도체층만 드러나게 하는 제 5 단계와; 상기 칸막이 양측으로 드러난 상기 반도체층에 게이트 절연막을 형성시키는 제 6 단계와; 상기 기판 전면에 게이트 물질을 증착한 다음, 상기 제 1 식각 마스크가 드러나도록 평탄화시킨 후, 상기 제 1 식각 마스크를 제거하는 제 7 단계와; 상기 칸막이를 제거하고 상기 칸막이 제거로 드러난 상기 반도체층에 소스/드레인을 형성하는 제 8 단계와; 상기 구조의 빈 공간에 층간 절연막으로 채우는 제 9 단계를 포함하여 구성된 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
12 12
제 11 항에 있어서, 상기 제 4 단계의 칸막이 형성 공정은 비등방성 식각을 이용하고, 상기 제 5 단계의 적층매개층 식각은 등방성 식각을 이용하여 상기 홈충전물질로 된 칸막이도 일부 식각되는 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
13 13
제 12 항에 있어서, 상기 제 3 단계의 제 2 식각 마스크 형성은 마스크의 폭이 마스크 사이 간격보다 더 크게 되도록 하거나, 경사 식각(slope etch)을 이용하여 마스크의 하부 폭이 상부 폭보다 더 크게 되도록 하는 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
14 14
제 13 항에 있어서, 상기 제 5 단계와 상기 제 6 단계 사이에는 상기 칸막이 양측으로 드러난 상기 반도체층의 표면을 곡면화시키는 공정이 더 추가된 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
15 15
제 14 항에 있어서, 상기 반도체층 표면 곡면화 공정은 수소 어닐링공정을 이용하거나 산화공정 및 산화막 식각공정을 이용한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
16 16
제 11 항 내지 제 15 항 중 어느 한 항에 있어서, 상기 제 8 단계의 소스/드레인 형성은 상기 칸막이 제거로 드러난 상기 반도체층 외주면에 형성하여 내측에는 바디 영역이 존재하도록 한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
17 17
제 16 항에 있어서, 상기 적층매개층 및 상기 반도체층의 적층은 에피텍시(epitaxy)법에 의한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
18 18
제 17 항에 있어서, 상기 제 8 단계의 소스/드레인 형성은 에피텍시(epitaxy)법 또는 플라즈마 방식에 의한 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
19 19
제 18 항에 있어서, 상기 기판 및 상기 반도체층의 물질은 실리콘(Si)이고, 상기 적층매개층의 물질 및 상기 홈충전물질은 실리콘게르마늄(SiGe)이고, 상기 제 1 식각 마스크 물질은 질화물(nitride)인 것을 특징으로 하는 스타 구조를 갖는 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.