| 1 |
1
반도체 패키지에 사용되는 전송선로에 있어서,베이스 기판의 상면과 하면을 관통하도록 형성되어 전기신호를 전달하는 코어;상기 코어와 이격되고 상기 코어의 측면을 동축으로 둘러싸도록 형성되는 실드를 포함하며, 상기 실드는 일측면의 적어도 일부가 제거되는 오픈부가 형성된, 하프 동축 전송선로
|
| 2 |
2
청구항 1에 있어서,상기 코어와 실드는 전기전도성을 갖는 재질로 형성되거나,상기 베이스 기판의 일부를 이용하여 형성된 폴의 표면에 도전층을 형성하여 상기 코어를 형성하고, 상기 코어의 측면을 마주보는 베이스 기판의 표면에 도전층을 형성하여 상기 실드를 형성한 것인, 하프 동축 전송선로
|
| 3 |
3
청구항 2에 있어서,상기 폴의 표면에 형성된 도전층의 두께는상기 코어를 통과하는 전기신호의 주파수에 기초하여 계산되는 스킨 뎁스에 따라 결정되는, 하프 동축 전송선로
|
| 4 |
4
청구항 1에 있어서,상기 오픈부는 상기 하프 동축 전송선로가 회로기판에 연결되는 경우, 상기 외부 회로기판의 신호전극과 상기 실드가 겹쳐지지 않도록, 상기 외부 회로기판의 신호전극이 형성된 경로를 개방하는 방향으로 형성되는, 하프 동축 전송선로
|
| 5 |
5
청구항 1에 있어서,상기 오픈부는 상기 반도체 패키지의 측면을 향해 형성되는, 하프 동축 전송선로
|
| 6 |
6
하나 또는 두개 이상의 수용부가 형성된 베이스 기판;상기 수용부에 삽입되는 하나 또는 두개 이상의 반도체 칩;상기 베이스 기판의 상면과 하면을 관통하도록 형성되어, 전기신호를 전달하는 하프 동축 전송선로;상기 베이스 기판, 반도체 칩, 하프 동축 전송선로를 커버하도록 형성되는 절연층; 및상기 반도체 칩과 상기 하프 동축 전송선로를 전기적으로 연결하거나, 상기 두개 이상의 반도체 칩을 서로 연결하는 전극패턴을 포함하고,상기 하프 동축 전송선로는 베이스 기판의 상면과 하면을 관통하도록 형성되어, 전기신호를 전달하는 코어;상기 코어와 이격되고 상기 코어의 측면을 동축으로 둘러싸도록 형성되는 실드를 포함하며, 상기 실드는 일측면의 적어도 일부가 제거되는 오픈부가 형성된, 하프 동축 전송선로를 포함하는 반도체 패키지
|
| 7 |
7
청구항 6에 있어서, 상기 오픈부는 상기 반도체 패키지가 외부 회로기판에 연결되는 경우, 상기 코어의 일단에 연결되는 상기 외부 회로기판의 신호전극과 상기 실드가 겹쳐지지 않도록, 상기 외부 회로기판의 신호전극이 형성된 경로를 개방하는 방향으로 형성되는, 하프 동축 전송선로를 포함하는 반도체 패키지
|
| 8 |
8
청구항 6에 있어서,상기 코어의 하단에 형성되어 외부 회로기판과 접점을 제공하는 제1 연결패드; 및상기 실드의 하단에 형성되어 상기 외부 회로기판과 접점을 제공하는 제2 연결패드를 더 포함하는, 하프 동축 전송선로를 포함하는 반도체 패키지
|
| 9 |
9
청구항 6에 있어서,상기 베이스 기판의 상면과 측면에 형성되는 전기전도성을 갖는 도전층을 더 포함하는, 하프 동축 전송선로를 포함하는 반도체 패키지
|
| 10 |
10
베이스 기판에, 코어를 둘러싸고 베이스 기판의 측면으로 개방된 홈 형상의 캐비티를 형성하는 기판가공단계;상기 캐비티에 절연층을 형성하는 절연층 형성단계;상기 코어의 하단이 상기 베이스 기판과 물리적으로 분리되도록, 상기 베이스 기판의 타면의 일부를 제거하는 코어분리단계를 포함하는, 하프 동축 전송선로 제조방법
|
| 11 |
11
청구항 10에 있어서, 상기 캐비티는 하나의 코어 또는 두개 이상의 서로 이격된 코어를 둘러싸도록 형성되며,상기 코어분리단계 이후에, 상기 하나의 코어와 캐비티 사이를 기준으로 상기 베이스 기판을 절단하거나, 상기 두개 이상의 서로 이격된 코어의 사이를 기준으로 상기 베이스 기판을 절단하는 오픈부 형성단계를 더 포함하는, 하프 동축 전송선로 제조방법
|
| 12 |
12
베이스 기판에, 폴을 둘러싸고 베이스 기판의 측면으로 개방된 홈 형상의 캐비티를 형성하는 기판가공단계;상기 폴의 표면과 상기 베이스 기판의 표면에 도전층을 형성하는 도전층 형성단계;상기 캐비티에 절연층을 형성하는 절연층 형성단계;상기 베이스 기판의 타면의 일부를 제거하면서 상기 캐비티의 하면에 형성된 도전층을 함께 제거하여, 상기 폴에 형성된 도전층과 상기 캐비티의 내측면에 형성된 도전층이 분리되어, 각각 코어와 실드로 형성되는 코어분리단계를 포함하는, 하프 동축 전송선로 제조방법
|
| 13 |
13
상기 캐비티는 하나의 폴 또는 두개 이상의 서로 이격된 폴을 둘러싸도록 형성되며,상기 코어분리단계 이후에, 상기 하나의 코어와 캐비티 사이를 기준으로 상기 베이스 기판을 절단하거나, 상기 두개 이상의 서로 이격된 코어의 사이를 기준으로 상기 베이스 기판을 절단하는 오픈부 형성단계를 더 포함하는, 하프 동축 전송선로 제조방법
|
| 14 |
14
베이스 기판의 일면에, 하나의 폴 또는 두개 이상의 서로 이격된 폴을 둘러싸는 하나 이상의 캐비티, 및 하나 또는 두개 이상의 수용부를 형성하는 기판가공단계;상기 베이스 기판의 일면에 전기전도성 재질의 도전층을 형성하는 도전층 형성단계;상기 하나 또는 두개 이상의 수용부에 반도체 칩을 실장하는 실장단계;상기 베이스 기판과 반도체 칩을 커버하는 절연층을 형성하고, 절연층 상에 전기신호의 전달을 위한 전극패턴을 형성하는 배선층 형성단계;상기 베이스 기판의 타면의 일부를 제거하면서 상기 캐비티의 하면에 형성된 도전층을 함께 제거하여, 상기 폴에 형성된 도전층과 상기 캐비티의 내면에 형성된 도전층이 분리되어, 각각 코어와 실드로 형성되는 코어분리단계;상기 캐비티와 상기 코어 사이를 기준으로 상기 베이스 기판을 절단하거나, 상기 두개 이상의 서로 이격된 폴 사이를 기준으로 상기 베이스 기판을 절단하여, 상기 실드의 일측면의 적어도 일부가 제거된 오픈부를 형성하는 오픈부 형성단계를 포함하는, 하프 동축 전송선로를 포함하는 반도체 패키지 제조방법
|
