맞춤기술찾기

이전대상기술

감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법

  • 기술번호 : KST2020016321
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일실시예는, 일면에 회로영역이 형성된 반도체 칩, 및 상기 반도체 칩의 일면을 커버하도록 라미네이트 공정으로 형성되는 감광성 라미네이트층을 포함하고, 상기 감광성 라미네이트층은 상기 반도체 칩의 회로영역 상에 형성된 상기 감광성 라미네이트층의 일부가 제거되어 형성되는 오픈영역을 포함하는 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법을 제공하며, 반도체 칩을 패키징한 상태에서 반도체 칩의 회로영역 상부가 노출되므로 반도체 칩의 전기적 특성의 왜곡이 발생하지 않는 이점이 있다.
Int. CL H01L 23/29 (2006.01.01) H01L 23/02 (2006.01.01) H01L 23/31 (2006.01.01) H01L 23/00 (2006.01.01) H01L 23/48 (2006.01.01)
CPC H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01) H01L 23/293(2013.01)
출원번호/일자 1020190054963 (2019.05.10)
출원인 한국전자기술연구원
등록번호/일자
공개번호/일자 10-2020-0129891 (2020.11.18) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.03.11)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 육종민 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 청운특허법인 대한민국 서울특별시 서초구 반포대로 ***, *층 (서초동, 장생빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2019.05.10 수리 (Accepted) 1-1-2019-0479227-16
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2020.03.11 수리 (Accepted) 1-1-2020-0259992-35
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
일면에 회로영역이 형성된 반도체 칩; 및상기 반도체 칩의 일면을 커버하도록 라미네이트 공정으로 형성되는 감광성 라미네이트층을 포함하고, 상기 감광성 라미네이트층은 상기 반도체 칩의 회로영역 상에 형성된 상기 감광성 라미네이트층의 일부가 제거되어 형성되는 오픈영역을 포함하는, 감광성 라미네이트를 이용한 반도체 패키지
2 2
청구항 1에 있어서,상기 반도체 칩을 수용하는 적어도 하나의 수용부가 형성된 몸체부를 더 포함하며,상기 감광성 라미네이트층은 상기 반도체 칩의 일면을 커버하고, 상기 반도체 칩과 상기 몸체부를 고정하도록 상기 반도체 칩과 상기 수용부 사이에 충진되도록 형성되는, 감광성 라미네이트를 이용한 반도체 패키지
3 3
청구항 1에 있어서, 상기 반도체 칩은 상기 일면에 전기신호가 입출력되는 전극패드를 더 포함하며, 상기 감광성 라미네이트층은 상기 전극패드를 노출시키는 비아를 더 포함하고, 상기 비아를 통해 상기 전극패드와 연결되어 전기신호를 전달하도록 상기 라미네이트층 상에 형성되는 전극패드; 및 상기 전극패드를 덮도록 상기 감광성 라미네이트층 상에 형성되는 보호층을 더 포함하는, 감광성 라미네이트를 이용한 반도체 패키지
4 4
청구항 2에 있어서, 상기 몸체부는 실리콘 기판, 몰딩, 금속 기판 중에서 어느 하나를 포함하는, 감광성 라미네이트를 이용한 반도체 패키지
5 5
감광성 라미네이트 재질로 라미네이트 공정을 이용하여 회로영역이 형성된 반도체 칩의 일면을 덮도록 감광성 라미네이트층을 형성하는 라미네이트 단계;상기 반도체 칩의 회로영역 상부에 형성된 상기 감광성 라미네이트층의 일부를 제거하여 오픈영역을 형성하는 가공단계를 포함하는, 감광성 라미네이트를 이용한 반도체 패키지 제조방법
6 6
청구항 5에 있어서, 상기 라미네이트 단계 이전에, 적어도 하나의 수용부가 형성된 몸체부를 준비하는 준비단계; 및 상기 수용부 내에 상기 반도체 칩을 배치하는 실장단계를 더 포함하고, 상기 라미네이트 단계는 상기 반도체 칩의 일면을 커버하고 상기 반도체 칩과 상기 몸체부를 고정하도록 상기 반도체 칩과 상기 수용부 사이에 충진되도록 감광성 라미네이트층을 형성하는, 감광성 라미네이트를 이용한 반도체 패키지 제조방법
7 7
청구항 5에 있어서, 상기 가공단계는 상기 반도체 칩의 일면에 형성된 전극패드 상에 형성된 상기 감광성 라미네이트층의 일부를 제거하여 상기 전극패드를 노출시키는 비아를 더 형성하는, 감광성 라미네이트를 이용한 반도체 패키지 제조방법
8 8
청구항 7에 있어서, 상기 반도체 칩의 전극패드에 연결되어 전기신호를 전달하는 전극패턴을 상기 감광성 라미네이트층 상에 형성하는 전극패턴 형성단계; 및상기 전극패턴을 덮도록 상기 감광성 라미네이트층 상에 보호층을 형성하는 보호층 형성단계를 더 포함하는, 감광성 라미네이트를 이용한 반도체 패키지 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업자원통상부 ㈜켐이 소재부품기술개발사업 인공지능 3D IC 제조를 위한 소재기술 개발