1 |
1
적어도 하나 이상의 수용부를 포함하고 도전성 재료로 구성된 시트부재;상기 시트부재의 수용부에 실장되는 반도체 칩;상기 시트부재의 하면 및 상기 반도체 칩의 하면과 각 측면을 몰딩하는 몰딩부재; 및상기 반도체 칩의 활성면 및 상기 도전성 시트부재의 상면에 형성되고 상기 반도체 칩의 적어도 하나 이상의 전극 패드와 외부를 전기적으로 연결하고, 상기 시트부재를 외부의 접지와 연결하는 재배선부;를 포함하는, 고주파 응용 반도체 패키지
|
2 |
2
청구항 1에 있어서,상기 시트부재는미리 결정된 패턴으로 패턴화된, 고주파 응용 반도체 패키지
|
3 |
3
청구항 2에 있어서,상기 패턴은그라운드로 기능하는 접지영역과 전기신호를 전달하는 적어도 하나 이상의 전송영역으로 분리되도록 형성되는, 고주파 응용 반도체 패키지
|
4 |
4
캐리어 시트 상에 위치된 도전성 시트부재의 수용부에 반도체 칩을 실장하는 제1 단계;상기 도전성 시트부재의 하면 및 상기 반도체 칩의 하면과 각 측면을 몰딩부재로 몰딩하고 상기 캐리어 시트를 제거하는 제2 단계;상기 반도체 칩 및 상기 도전성 시트부재의 활성면에 상기 반도체 칩의 적어도 하나 이상의 전극 패드와 외부를 전기적으로 연결하고, 상기 시트부재를 외부의 접지와 연결하는 재배선부를 형성하는 제3 단계; 및연속적인 패턴의 절단선을 따라 상기 시트부재를 절단하는 제4 단계;를 포함하는, 고주파 응용 반도체 패키지 제조방법
|
5 |
5
청구항 4에 있어서,상기 제1 단계는패턴화된 시트부재를 준비하는 단계;상기 패턴화된 시트부재를 캐리어 시트 상에 위치시키는 단계; 및상기 수용부에 반도체 칩을 실장하는 단계;를 포함하는, 고주파 응용 반도체 패키지 제조방법
|
6 |
6
청구항 5에 있어서,상기 패턴화된 시트부재를 준비하는 단계는상기 도전성 시트부재를 반복된 패턴으로 패턴화하는 단계인, 고주파 응용 반도체 패키지 제조방법
|
7 |
7
청구항 6에 있어서,상기 시트부재는응력분산부를 포함하고 상기 절단선을 기준으로 동일한 패턴으로 형성되는, 고주파 응용 반도체 패키지 제조방법
|
8 |
8
청구항 6에 있어서,상기 시트부재는그라운드로 기능하는 접지영역과 전기신호를 전달하는 적어도 하나 이상의 전송영역이 분리되어 형성되는, 고주파 응용 반도체 패키지 제조방법
|
9 |
9
청구항 4에 있어서,상기 제3 단계는상기 반도체 칩 및 상기 도전성 시트부재의 활성면 상에 제1 절연층을 형성하는 단계;상기 제1 절연층에 전극 패드와 연결되는 적어도 하나 이상의 제1 비아홀을 형성하는 단계;상기 제1 비아홀을 통해 상기 반도체 칩의 전극 패드와 연결되는 전극패턴을 형성하는 단계;상기 제1 절연층 및 상기 전극패턴 상에 제2 절연층을 형성하는 단계;상기 제2 절연층에 적어도 하나 이상의 제2 비아홀을 형성하는 단계; 및상기 제2 비아홀을 통해 상기 전극패턴과 연결되는 언더범프 금속층 및 솔더볼을 형성하는 단계;를 포함하는, 고주파 응용 반도체 패키지 제조방법
|
10 |
10
청구항 9에 있어서,상기 제3 단계는제1 절연층과 전극패턴을 형성하는 과정에서, 상기 전극패턴의 양 측면에 적어도 하나 이상의 제3 비아홀을 함께 형성하고, 상기 전극패턴의 양 측면에 일정간격 이격되어 차폐전극패턴을 형성하여 그라운드 차폐구조를 형성하는 단계를 더 포함하는, 고주파 응용 반도체 패키지 제조방법
|