맞춤기술찾기

이전대상기술

반도체칩 실장방법 및 반도체칩 패키지

  • 기술번호 : KST2019003266
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 저온접합이 가능하면서도 접합영역의 불량을 방지하여 고신뢰성의 반도체칩 패키지 제작이 가능한 반도체칩 실장방법 및 반도체칩 패키지가 제안된다. 본 접합구조체는 가열하면 표면에 내부 결정성장으로 돌출된 제1돌출부가 형성되는 제1금속박막층; 제1금속박막층 상의 중간층; 및 중간층 상의, 가열하면 표면에 내부 결정성장으로 돌출된 제2돌출부가 형성되는 제2금속박막층;을 포함하고, 제1돌출부는 제1접합대상과 접합되고, 제2돌출부는 제2접합대상과 접합된다.
Int. CL H01L 23/485 (2006.01.01) H01L 23/00 (2006.01.01) H01L 23/36 (2006.01.01)
CPC H01L 23/485(2013.01) H01L 23/485(2013.01) H01L 23/485(2013.01) H01L 23/485(2013.01) H01L 23/485(2013.01) H01L 23/485(2013.01)
출원번호/일자 1020170127058 (2017.09.29)
출원인 전자부품연구원
등록번호/일자 10-2039791-0000 (2019.10.28)
공개번호/일자 10-2019-0037573 (2019.04.08) 문서열기
공고번호/일자 (20191101) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.10.11)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 오철민 경기도 용인시 수지구
2 홍원식 경기도 용인시 수지구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남충우 대한민국 서울 강남구 언주로 ***, *층(역삼동, 광진빌딩)(알렉스국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.09.29 수리 (Accepted) 1-1-2017-0958206-46
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2017.10.11 수리 (Accepted) 1-1-2017-0980322-06
3 의견제출통지서
Notification of reason for refusal
2019.04.17 발송처리완료 (Completion of Transmission) 9-5-2019-0276992-12
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.06.17 수리 (Accepted) 1-1-2019-0613936-80
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.06.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0613947-82
6 등록결정서
Decision to grant
2019.10.21 발송처리완료 (Completion of Transmission) 9-5-2019-0761801-54
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판; 상기 기판 상의 반도체칩; 및 상기 반도체칩 상의 연결부;를 포함하는 반도체칩 패키지로서, 상기 기판 및 상기 반도체칩 사이에는, 상기 기판의 표면과 동일한 금속을 포함하는 제1금속박막층, 제1중간층 및 상기 반도체칩 표면과 동일한 금속을 포함하는 제2금속박막층을 포함하는 제1접합구조체가 위치하고, 상기 반도체칩 및 상기 연결부 사이에는, 상기 반도체칩의 표면과 동일한 금속을 포함하는 제3금속박막층, 제2중간층 및 상기 연결부 표면과 동일한 금속을 포함하는 제4금속박막층을 포함하는 제2접합구조체가 위치하고,상기 기판, 상기 제1접합구조체, 상기 반도체칩, 상기 제2접합구조체 및 상기 연결부는 제1금속박막층, 제2금속박막층, 제3금속박막층 및 제4금속박막층을 가열하면 표면에 형성되는 내부 결정성장으로 돌출된 돌출부에 의해 직접접합된 것을 특징으로 하는 반도체 패키지
2 2
삭제
3 3
삭제
4 4
제 1항에 있어서, 돌출부는 기판, 반도체칩 및 연결부와 접촉시 확산되는 것을 특징으로 하는 반도체 패키지
5 5
제 1항에 있어서, 제1금속박막층 및 제2금속박막층은 제1중간층 상에 직접 형성되고, 제3금속박막층 및 제4금속박막층은 제2중간층 상에 직접 형성된 것을 특징으로 하는 반도체 패키지
6 6
제 1항에 있어서, 연결부는 와이어인 것을 특징으로 하는 반도체 패키지
7 7
삭제
8 8
청구항 1에 있어서, 제1금속박막층, 제2금속박막층, 제3금속박막층 및 제4금속박막층은 구리(Cu), 알루미늄(Al) 및 은(Ag) 중 적어도 하나의 금속을 포함하는 것을 특징으로 하는 반도체 패키지
9 9
삭제
10 10
청구항 1에 있어서, 제1금속박막층 및 제2금속박막층은 제1중간층 상에 증착방식으로 형성되고,제3금속박막층 및 제4금속박막층은 제2중간층에 상에 증착방식으로 형성된 것을 특징으로 하는 반도체 패키지
11 11
삭제
12 12
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 트리노테크놀로지 우수기술연구센터(ATC) 48V 기반 EV/HEV 대응 100V 급 Trench MOSFET 기술개발