| 1 |
1
기판 상에 교대로 그리고 반복적으로 적층된 절연막들 및 전극막들;상기 절연막들 및 상기 전극막들을 관통하는 필러 전극(pillar electrode);상기 필러 전극 및 상기 전극막들 사이, 및 이격되어 적층된 상기 절연막들 사이에 배치된 베리어 패턴(barrier pattern); 및상기 베리어 패턴을 둘러싸는(surrounding) 가변 저항막을 포함하되, 상기 가변 저항막은, 상기 전극막들와 상기 절연막들 사이, 및 상기 베리어 패턴과 상기 전극막들 사이에 제공되는 제1 가변 저항막; 및상기 필러 전극 및 상기 베리어 패턴 사이에 제공되는 제2 가변 저항막을 포함하는 3차원 적층 저항 메모리 소자
|
| 2 |
2
제1 항에 있어서, 상기 가변 저항막은, 상기 베리어 패턴과 상기 절연막들 사이의 가변 영역(variable region) 및 상기 베리어 패턴과 상기 전극막 사이의 유지 영역(maintaining region)을 포함하고, 상기 전극막들 및 상기 필러 전극 사이에 기준 전압 이상의 전압이 인가되는 경우, 상기 가변 저항막의 상기 가변 영역의 저항이 변화되고, 상기 유지 영역의 저항은 유지되는 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 3 |
3
삭제
|
| 4 |
4
제1 항에 있어서, 상기 필러 전극은, 상기 절연막들 및 상기 전극막들을 관통하는 홀(hole) 내에 배치되고, 상기 제2 가변 저항막은, 상기 필러 전극 및 상기 홀의 측벽 사이에 제공되는 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 5 |
5
제4 항에 있어서,상기 제2 가변 저항막은 실린더(cylinder) 형태로 제공되고, 상기 필러 전극은 상기 실린더 형태의 상기 제2 가변 저항막 내에 배치되는 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 6 |
6
제1 항에 있어서, 상기 제1 가변 저항막 및 상기 제2 가변 저항막은 서로 다른 공정에서 제공되는 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 7 |
7
제6 항에 있어서, 상기 제1 가변 저항막 및 상기 제2 가변 저항막은 서로 동일한 물질을 포함하는 3차원 적층 저항 메모리 소자
|
| 8 |
8
기판 상에 서로 이격되어 적층된 절연막들;상기 절연막들 사이의 전극막;상기 절연막들 및 상기 전극막을 관통하는 필러 전극(pillar electrode);상기 필러 전극 및 상기 전극막들 사이, 및 이격되어 적층된 상기 절연막들 사이에 배치된 베리어 패턴(barrier pattern); 및상기 전극막 및 상기 필러 전극 사이에 배치되고, 상기 베리어 패턴을 둘러싸는 가변 저항막을 포함하되,상기 필러 전극에 인접한 상기 전극막의 일부분은, 상기 필러 전극을 향하여 돌출된 제1 및 제2 돌출부(first and second protruding portion), 및 상기 제1 돌출부와 상기 제2 돌출부 사이의 오목부(concave portion)를 포함하고, 상기 가변 저항막은, 상기 전극막들와 상기 절연막들 사이, 및 상기 베리어 패턴과 상기 전극막들 사이에 제공되는 제1 가변 저항막; 및상기 필러 전극 및 상기 베리어 패턴 사이에 제공되는 제2 가변 저항막을 포함하는 3차원 적층 저항 메모리 소자
|
| 9 |
9
삭제
|
| 10 |
10
제8 항에 있어서, 상기 베리어 패턴은, 상기 전극막의 상기 오목부를 향하여 볼록한 형상을 갖는 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 11 |
11
제8 항에 있어서, 상기 기판에 평행한 방향으로, 상기 제1 및 제2 돌출부에 인접한 상기 베리어 패턴의 가장자리 부분의 두께는, 상기 오목부에 인접한 상기 베리어 패턴의 중앙 부분의 두께보다 얇은 것을 포함하는 3차원 적층 저항 메모리 소자
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
