| 1 |
1
서로 이격된 제 1 및 제 2 전극;상기 제 1 및 제 2 전극 사이에 마련된 적어도 한층의 나노 크리스탈층; 및 상기 제 1 및 제 2 전극과 상기 나노 크리스탈층 사이에 각각 마련되며, 쌍안정 도전성 특성을 갖는 제 1 및 제 2 물질층을 포함하고,상기 나노 크리스탈층을 기준으로 상기 제 1 및 제 2 물질층은 버퍼층 포함 여부에 따라 비대칭적으로 형성되며,상기 제 1 물질층은 제 1 전도성 유기물층을 포함하며,상기 제 2 물질층은 제 2 전도성 유기물층과, 적어도 하나의 버퍼층을 포함하는 비휘발성 메모리 소자
|
| 2 |
2
청구항 1에 있어서, 상기 나노 크리스탈층은 복수의 나노 크리스탈과 상기 나노크리스탈을 감싸는 배리어층을 포함하는 비휘발성 메모리 소자
|
| 3 |
3
청구항 1 또는 청구항 2에 있어서, 상기 나노 크리스탈층과 제 2 전도성 유기물층 사이에 형성된 제 1 버퍼층과, 상기 제 2 전도성 유기물층과 상기 제 2 전극 사이에 형성된 제 2 버퍼층 중 적어도 하나를 포함하는 비휘발성 메모리 소자
|
| 4 |
4
청구항 3에 있어서, 상기 제 1 및 제 2 버퍼층은 금속 화합물을 이용하여 형성된 비휘발성 메모리 소자
|
| 5 |
5
청구항 4에 있어서, 상기 제 1 및 제 2 버퍼층은 각각 0
|
| 6 |
6
청구항 5에 있어서, 상기 제 2 버퍼층이 상기 제 1 버퍼층보다 두껍게 형성된 비휘발성 메모리 소자
|
| 7 |
7
청구항 3에 있어서, 상기 제 2 전도성 유기물층이 상기 제 1 전도성 유기물층보다 두껍게 형성된 비휘발성 메모리 소자
|
| 8 |
8
청구항 3에 있어서, 상기 제 1 및 제 2 버퍼층은 상기 제 1 및 제 2 전극에 각각 고전압 및 저전압이 인가되는 순방향 바이어스에서 전하 이동을 촉진하고, 상기 제 1 및 제 2 전극에 각각 저전압 및 고전압이 인가되는 역방향 바이어스에서 전하 이동을 억제하는 비휘발성 메모리 소자
|
| 9 |
9
청구항 3에 있어서, 상기 제 1 전극 및 제 2 전극 사이에 인가되는 전위차에 따라 전류량이 급격히 증가하는 문턱 전압 영역과, 상기 제 1 및 제 2 전극 사이에 인가되는 전위차가 증가할수록 전류가 감소하는 부저항 영역을 포함하는 비휘발성 메모리 소자
|
| 10 |
10
청구항 9에 있어서, 상기 문턱 전압 이하의 제 1 전압 레벨에서 읽기 동작이 수행되고, 상기 문턱 전압 이상부터 상기 부저항 영역까지의 제 2 전압 레벨에서 프로그램 동작이 수행되며, 상기 제 2 전압 레벨보다 큰 제 3 전압 레벨에서 소거 동작이 수행되는 비휘발성 메모리 소자
|
| 11 |
11
청구항 10에 있어서, 상기 제 1 및 제 2 전극에 순방향 바이어스를 인가하는 경우와 상기 제 1 및 제 2 전극에 역방향 바이어스를 인가하는 경우 비대칭적으로 동작하는 비휘발성 메모리 소자
|
