| 1 |
1
활성 금속을 포함하는 제1 전도성 물질로 형성된 활성 전극;상기 활성 전극과 대향하고 상기 제1 전도성 물질보다 이온화 에너지가 큰 제2 전도성 물질로 형성된 비활성 전극; 및상기 활성 전극과 상기 비활성 전극 사이에 배치되고 하부면으로부터 상부면까지 관통하는 관통 채널홀들이 형성된 다공성 절연층 및 상기 관통 채널홀들 내부에 각각 형성된 전도성 필라멘트들을 포함하는 저항 변화층을 포함하는, 멤리스터 소자
|
| 2 |
2
제1항에 있어서,상기 활성 전극은 구리(Cu), 은(Ag), 알루미늄(Al), 티타늄(Ti) 및 질화탄탈륨(TaN)로 이루어진 그룹으로부터 선택된 하나 이상으로 형성되고,상기 비활성 전극은 백금(Pt), 금(Au), 팔라듐(Pd), ITO 및 니켈(Ni)로 이루어진 그룹으로부터 선택된 하나 이상으로 형성된 것을 특징으로 하는, 멤리스터 소자
|
| 3 |
3
제1항에 있어서, 상기 다공성 절연층은 실리콘 산화물(SiO2), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 티타늄산화물(TiOx), 알루미늄-티타늄 산화물(AlTiOx) 및 마그네슘 산화물(MgO)로 이루어진 그룹으로부터 선택된 물질로 형성된 것을 특징으로 하는, 멤리스터 소자
|
| 4 |
4
제3항에 있어서,상기 관통 채널홀들 각각은 5 내지 100nm의 평균 직경을 갖는 것을 특징으로 하는, 멤리스터 소자
|
| 5 |
5
제3항에 있어서, 상기 전도성 필라멘트는 상기 관통 채널홀의 내부 전체를 채우도록 형성된 것을 특징으로 하는, 멤리스터 소자
|
| 6 |
6
제5항에 있어서,상기 관통 채널홀 내부 중 적어도 일부에는 상기 전도성 필라멘트에 의해 채워지지 않은 공극이 형성된 것을 특징으로 하는, 멤리스터 소자
|
| 7 |
7
제1항에 있어서, 상기 활성 전극과 상기 저항 변화층 사이에 배치되고, 상기 관통 채널홀들과 각각 연통되는 관통홀들을 구비하며, 전기 전도성을 갖는 제1 그래핀층을 더 포함하는 것을 특징으로 하는, 멤리스터 소자
|
| 8 |
8
제1항에 있어서, 상기 비활성 전극과 상기 저항 변화층 사이에 배치되고, 전기 전도성을 갖는 제2 그래핀층을 더 포함하는 것을 특징으로 하는, 멤리스터 소자
|
| 9 |
9
활성 금속을 포함하는 활성 전극을 형성하는 제1 단계;상기 활성 전극 상부에 관통 채널홀들이 형성된 다공성 절연층을 형성하는 제2 단계;상기 다공성 절연층 상부에 비활성 전극을 형성하는 제3 단계; 및상기 활성 전극과 상기 비활성 전극에 제1 양의 전압 및 그라운드 전압을 각각 인가하여 상기 관통 채널홀들 내부를 통한 상기 활성 금속 이온의 확산 및 환원을 유도함으로써 상기 관통 채널홀들 내부에 전도성 필라멘트를 형성하는 제4 단계를 포함하는, 멤리스터 소자의 제조방법
|
| 10 |
10
제9항에 있어서, 상기 제1 양의 전압은 상기 관통 채널홀들 내부를 통해 상기 활성 금속 이온들이 확산되어 상기 활성 전극으로부터 상기 다공성 절연층을 관통하는 전도성 필라멘트가 형성되는데 요구되는 제2 전압과 동일하거나 이보다 크고, 상기 다공성 절연층의 매질을 통해 상기 활성 금속 이온들을 확산시켜 기 활성 전극으로부터 상기 다공성 절연층을 관통하는 전도성 필라멘트가 형성되는데 요구되는 제3 전압보다 작은 것을 특징으로 하는, 멤리스터 소자의 제조방법
|
| 11 |
11
제9항에 있어서, 상기 제1 단계와 상기 제2 단계 사이에 수행되고, 상기 활성 전극과 상기 다공성 절연층 사이에 위치하는 제1 그래핀층을 형성하는 단계; 및상기 제2 단계와 상기 제3 단계 사이에 수행되고, 상기 다공성 절연층의 공극을 관통하는 플라즈마 식각을 통해 상기 제1 그래핀층에 상기 관통 채널홀들에 각각 대응되는 관통홀들을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 멤리스터 소자의 제조방법
|
| 12 |
12
제9항에 있어서, 상기 제2 단계와 상기 제3 단계 사이에 수행되고, 상기 비활성 전극과 상기 다공성 절연층 사이에 위치하는 제2 그래핀층을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 멤리스터 소자의 제조방법
|
| 13 |
13
서로 교차하는 방향으로 연장된 제1 신호라인 및 제2 신호라인; 및상기 제1 신호라인과 상기 제2 신호라인이 중첩하는 영역에서 이들 사이에 배치되고, 서로 직렬로 연결된 메모리 셀과 선택 소자를 포함하고,상기 메모리 셀은 상기 제1 신호라인과 상기 제2 신호라인 중 하나와 전기적으로 연결된 제1 전극, 상기 선택 소자와 전기적으로 연결된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 저항 변화층을 포함하고,상기 저항 변화층은 하부면으로부터 상부면까지 관통하는 관통 채널홀들이 형성된 다공성 절연층 및 상기 관통 채널홀들 내부에 각각 형성된 전도성 필라멘트들을 포함하는 것을 특징으로 하는, 저항변화 메모리 소자
|
| 14 |
14
제13항에 있어서, 상기 다공성 절연층은 실리콘 산화물(SiO2), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 티타늄산화물(TiOx), 알루미늄-티타늄 산화물(AlTiOx) 및 마그네슘 산화물(MgO)로 이루어진 그룹으로부터 선택된 물질로 형성되고,상기 관통 채널홀들 각각은 5 내지 100nm의 평균 직경을 갖는 것을 특징으로하는, 저항변화 메모리 소자
|
| 15 |
15
제14항에 있어서,상기 전도성 필라멘트는 상기 관통 채널홀의 내부 전체를 채우도록 형성된 것을 특징으로 하는, 저항변화 메모리 소자
|
| 16 |
16
제14항에 있어서,상기 관통 채널홀 내부 중 적어도 일부에는 상기 전도성 필라멘트에 의해 채워지지 않은 공극이 형성된 것을 특징으로 하는, 저항변화 메모리 소자
|
