| 1 |
1
기판; 상기 기판 상에 배치된 플로팅 게이트;상기 플로팅 게이트를 피복하는 절연막;상기 절연막 상에 서로 이격되게 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 복수의 제어 단자들을 구비하는 제1 전극;상기 제1 전극과 이격되게 배치되고, 그라운드 전압이 인가되는 제2 전극; 및상기 기판 상에 배치되고, 상기 플로팅 게이트와 전기적으로 연결된 제3 전극을 포함하는, 플로팅게이트 멤리스터 소자
|
| 2 |
2
제1항에 있어서,상기 제어 단자들 중 하나인 제1 제어 단자에 제어 전압이 인가된 경우, 상기 제1 제어 단자와 상기 플로팅 게이트 사이의 전하의 터널링이 발생하는 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 3 |
3
제2항에 있어서,상기 제어 단자들에는 일정한 시간 간격으로 그라운드 전압, 상기 그라운드 전압보다 큰 제1 제어 전압 및 상기 그라운드 전압보다 작은 제2 제어 전압으로 이루어진 그룹에서 선택된 하나의 제어 전압이 안가되는 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 4 |
4
제3항에 있어서,상기 제어 단자들에 인가되는 제어 전압들에 의해 상기 플로팅 게이트의 전위가 조절되는 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 5 |
5
제1항에 있어서,상기 제2 전극은 상기 절연막 상에 배치된 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 6 |
6
제1항에 있어서,상기 제2 전극은 상기 제어 단자들 모두와 중첩하도록 상기 기판과 상기 플로팅 게이트 사이에 배치된 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 7 |
7
제6항에 있어서,상기 절연막은 상기 제어단자들과 상기 플로팅 게이트 사이에 배치된 제1 부분 및 상기 제2 전극과 상기 플로팅 게이트 사이에 배치된 제2 부분을 포함하고,상기 플로팅 게이트와 상기 제2 전극 사이의 전하의 터널링을 억제하기 위해, 상기 제2 부분의 두께는 상기 제1 부분의 두께보다 큰 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 8 |
8
기판; 상기 기판 상에 배치된 플로팅 게이트;상기 플로팅 게이트를 피복하는 절연막;상기 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널;상기 반도체 채널 상에 서로 이격되게 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 복수의 제어 단자들을 구비하는 제1 전극;상기 제1 전극과 이격되게 배치되고, 그라운드 전압이 인가되는 제2 전극;을 포함하는, 플로팅게이트 멤리스터 소자
|
| 9 |
9
제8항에 있어서,상기 제2 전극은 상기 반도체 채널 상에 배치된 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 10 |
10
제8항에 있어서,상기 제2 전극은 상기 제어 단자들 모두와 중첩하도록 상기 기판과 상기 플로팅 게이트 사이에 배치된 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 11 |
11
제8항에 있어서,상기 제어 단자들에는 일정한 시간 간격으로 그라운드 전압, 상기 그라운드 전압보다 큰 제1 제어 전압 및 상기 그라운드 전압보다 작은 제2 제어 전압으로 이루어진 그룹에서 선택된 하나의 제어 전압이 안가되고,상기 제어 단자들 중 상기 제어 전압이 인가된 제1 제어 단자와 상기 플로팅 게이트 사이에 전하의 터널링이 발생하고,상기 제어 단자들에 인가되는 제어 전압들에 의해 상기 반도체 채널을 흐르는 전류 또는 상기 반도체 채널의 컨덕턴스가 조절되는 것을 특징으로 하는, 플로팅게이트 멤리스터 소자
|
| 12 |
12
기판 상에 배치된 플로팅 게이트; 상기 플로팅 게이트를 피복하는 절연막; 상기 절연막 상에 서로 이격되게 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 복수의 제어 단자들을 구비하는 제1 전극; 상기 제1 전극과 이격되게 배치되고, 그라운드 전압이 인가되는 제2 전극; 상기 제1 전극 및 상기 제2 전극과 이격되고, 평면 상에서 상기 플로팅 게이트와 중첩하도록 상기 절연막 상에 배치된 리셋 전극; 및 상기 기판 상에 배치되고, 상기 플로팅 게이트와 전기적으로 연결된 제3 전극을 구비하는 플로팅게이트 멤리스터 소자; 및상기 제3 전극에 전기적으로 연결된 입력단자 및 상기 리셋 전극에 전기적으로 연결된 출력단자를 포함하고, 상기 플로팅 게이트의 전압이 제1 임계 전압보다 큰 경우에 리셋 전압을 생성하여 상기 리셋 전극에 인가하는 리셋 전압 생성기를 포함하는, 뉴런 소자
|
| 13 |
13
제12항에 있어서,상기 리셋 전압이 상기 리셋 전극에 인가된 경우, 상기 리셋 전극과 상기 플로팅 게이트 사이의 전하의 터널링에 의해 상기 플로팅 게이트에 충전된 전하가 초기 상태로 방전되는 것을 특징으로 하는, 뉴런 소자
|
| 14 |
14
제12항에 있어서,상기 제2 전극은 상기 절연막 상에 배치된 것을 특징으로 하는, 뉴런 소자
|
| 15 |
15
제12항에 있어서,상기 제2 전극은 상기 제어 단자들 모두와 중첩하도록 상기 기판과 상기 플로팅 게이트 사이에 배치된 것을 특징으로 하는, 뉴런 소자
|
