| 1 |
1
Ⅲ족 원소와 Ⅴ족 원소를 포함하는 반도체 기판;및상기 반도체 기판 상의 게이트 구조체를 포함하되,상기 반도체 기판은 상기 게이트 구조체 하부와 접하는 제1 영역과 상기 제1 영역 하부의 제2 영역을 포함하고,상기 제1 영역에서 상기 Ⅲ족 원소의 농도는 상기 Ⅴ족 원소의 농도보다 낮고,상기 제2 영역에서 상기 Ⅲ족 원소의 농도는 상기 Ⅴ족 원소의 농도와 실질적으로 동일한 반도체 장치
|
| 2 |
2
제 1항에 있어서,상기 Ⅲ족 원소는 Ga, In, Al 중 적어도 하나이고, 상기 Ⅴ족 원소는 P, As, Sb 중 적어도 하나인 반도체 장치
|
| 3 |
3
제 1항에 있어서,상기 제1 영역에서, 상기 Ⅲ족 원소의 농도는 상부에서 하부로 갈수록 증가하는 반도체 장치
|
| 4 |
4
제 3항에 있어서,상기 제1 영역 상면에서 상기 Ⅲ족 원소의 농도는 10% 이하인 반도체 장치
|
| 5 |
5
제 1항에 있어서,상기 제1 영역 상면은 산소 원자를 5% 이하로 포함하는 반도체 장치
|
| 6 |
6
제 1항에 있어서,상기 제1 영역의 두께는 1nm 내지 20nm인 반도체 장치
|
| 7 |
7
제 1항에 있어서,상기 게이트 구조체는,상기 제1 영역과 접하는 게이트 절연막과,상기 게이트 절연막 상의 게이트 전극을 포함하는 반도체 장치
|
| 8 |
8
제 7항에 있어서,상기 게이트 절연막은 오목한 형상을 갖고,상기 게이트 전극은 상기 게이트 절연막 내에 배치되는 반도체 장치
|
| 9 |
9
기판;상기 기판 상에서 돌출되고 제1 방향으로 연장되며, 제1 물질과 제2 물질을 포함하는 핀;및상기 핀 상에서 상기 핀과 교차하는 게이트 구조체를 포함하고,상기 핀은 상기 게이트 구조체 하부에 배치되는 채널 영역을 포함하고,상기 제1 물질의 농도는, 상기 채널 영역의 표면에서 내부로 갈수록 높아지는 반도체 장치
|
| 10 |
10
제 9항에 있어서,상기 제1 물질은 Ⅲ족 원소를 포함하고, 상기 제2 물질은 Ⅴ족 원소를 포함하는 반도체 장치
|
| 11 |
11
제 9항에 있어서,상기 제2 물질의 농도는 상기 채널 영역의 표면에서 내부로 갈수록 낮아지는 반도체 장치
|
| 12 |
12
제 11항에 있어서,상기 제1 물질의 농도와 상기 제2 물질의 농도의 차이는 상기 채널 영역의 내부로 갈수록 감소하는 반도체 장치
|
| 13 |
13
제 11항에 있어서,상기 채널 영역의 표면에서 상기 제2 물질의 농도는 상기 제1 물질의 농도보다 높은 반도체 장치
|
| 14 |
14
제 9항에 있어서,상기 채널 영역의 표면에서의 상기 제1 물질의 농도는 10% 이하인 반도체 장치
|
| 15 |
15
Ⅲ족 원소와 Ⅴ족 원소를 포함하는 반도체 기판을 제공하고,상기 반도체 기판의 상면을 산화시켜 산화막을 형성하고,상기 산화막을 제거하고,상기 반도체 기판 상에 게이트 구조체를 형성하는 것을 포함하는 반도체 장치 제조 방법
|
| 16 |
16
제 15항에 있어서,상기 산화막을 형성하기 전에,상기 반도체 기판의 상면을 전세정하여 자연 산화막을 제거하는 것을 더 포함하는 반도체 장치 제조 방법
|
| 17 |
17
제 15항에 있어서,상기 반도체 기판의 상면을 산화시키는 것은,5atm 이상에서, 300℃ 이상에서, 30분 내지 2 시간 이내에 상기 반도체 기판의 표면을 산화시키는 것을 포함하는 반도체 장치 제조 방법
|
| 18 |
18
제 15항에 있어서,상기 반도체 기판의 상면을 산화시키는 것은,600℃ 이상의 고온에서, 30분 내지 2 시간 이내에 상기 반도체 기판의 표면을 산화시키는 것을 포함하는 반도체 장치 제조 방법
|
| 19 |
19
제 15항에 있어서,상기 산화막을 제거하는 것은, 습식 식각을 이용하여 상기 산화막을 제거하는 것을 포함하는 반도체 장치 제조 방법
|
| 20 |
20
기판 상에 돌출된 형상으로 제1 물질과 제2 물질을 포함하는 핀을 형성하되, 상기 제1 물질과 상기 제2 물질의 농도는 실질적으로 동일하고,상기 핀의 채널 영역을 전세정하고,상기 핀의 채널 영역을 산화시켜 산화막을 형성하되, 상기 산화막은 상기 제2 물질보다 상기 제1 물질을 더 많이 산화시키고,상기 산화막을 제거하여 상기 채널 영역을 노출시키되, 상기 채널 영역의 표면에서 상기 제2 물질의 농도는 상기 제1 물질의 농도보다 높고,상기 채널 영역을 덮는 게이트 구조체를 형성하는 것을 포함하는 반도체 장치 제조 방법
|
