1 |
1
복수의 메모리 셀들을 포함하는 3차원 비휘발성 메모리 소자로서,각 메모리 셀은,기판 상에 수직 방향으로 신장된 금속 산화물을 포함하는 반도체 채널 층;상기 반도체 채널 층의 일측에 접하고, 상기 수직 방향으로 신장된 가변 저항 층; 및상기 반도체 채널 층의 상기 일측에 반대되는 타측 상에 배치되며 상기 수직 방향을 따라 서로 직렬 연결된 복수의 메모리 셀들을 정의하는 게이트 전극 및 상기 게이트 전극 및 상기 반도체 채널 층 사이의 게이트 절연막을 포함하는 복수의 게이트 구조들을 포함하고,상기 반도체 채널 층과 상기 게이트 절연막 사이에 배치되고, 상기 반도체 채널 층을 따라 상기 수직 방향으로 신장된 전도도 강화 층을 더 포함하며,상기 전도도 강화 층은 상기 반도체 채널 층의 상기 금속 산화물의 오프(off) 상태의 전도도보다 더 큰 전도도를 갖는 3차원 비휘발성 메모리 소자
|
2 |
2
제 1 항에 있어서,상기 게이트 절연막은 상기 반도체 채널 층을 따라 각 게이트 전극마다 개별화되어 제공되는 3차원 비휘발성 메모리 소자
|
3 |
3
제 1 항에 있어서,상기 게이트 절연막은 상기 반도체 채널 층을 따라 신장된 공통 게이트 절연막의 일부에 의해 제공되는 3차원 비휘발성 메모리 소자
|
4 |
4
제 1 항에 있어서,상기 금속 산화물은 인듐-갈륨-아연 산화물(IGZO), 인듐-주석 산화물(ZTO) 또는 이들의 조합을 포함하는 3차원 비휘발성 메모리 소자
|
5 |
5
삭제
|
6 |
6
제 1 항에 있어서,상기 전도도 강화 층은 상기 반도체 채널 층의 상기 금속 산화물과 동일한 도전형을 갖는 3차원 비휘발성 메모리 소자
|
7 |
7
제 1 항에 있어서,상기 전도도 강화 층은 인듐-주석 산화물(ITO)을 포함하는 3차원 비휘발성 메모리 소자
|
8 |
8
제 1 항에 있어서,상기 전도도 강화 층의 두께는 3 nm 내지 7 nm의 범위 내인 3차원 비휘발성 메모리 소자
|
9 |
9
제 1 항에 있어서,상기 가변 저항 층은, 알루미늄(Al) 산화물, 지르코늄(Zr) 산화물, 티타늄 산화물(TiOx), 니오븀 산화물(NbOx), 니켈 산화물(NiOx), 아연 산화물(ZnOx), 망간(Mn) 산화물, 텅스텐(W) 산화물, 탄탈륨(Ta) 산화물 또는 하프늄(Hf) 산화물을 포함하는 3차원 비휘발성 메모리 소자
|
10 |
10
제 1 항에 있어서,상기 가변 저항 층은 전계에 따라 상기 가변 저항 층 내부에 산소 공공 필라멘트가 형성 또는 파괴되어 상기 가변 저항 층의 저항의 크기가 조절되는 3차원 비휘발성 메모리 소자
|
11 |
11
제 1 항에 있어서,상기 복수의 메모리 셀들 각각에서, 상기 반도체 채널 층과 상기 가변 저항 층은 병렬 연결된 3차원 비휘발성 메모리 소자
|
12 |
12
제 11 항에 있어서,상기 복수의 메모리 셀들 중 선택된 메모리 셀의 게이트 전극에 턴-오프 전압을 인가하고, 상기 복수의 메모리 셀들 중 비선택된 메모리 셀들의 게이트 전극들에 턴-온 전압을 인가하며, 상기 병렬 연결된 반도체 채널 층 및 가변 저항 층에 흐르는 전류 신호를 변화시키고 상기 선택된 메모리 셀의 상기 가변 저항 층의 저항의 크기를 변화시켜 정보를 저장하는 3차원 비휘발성 메모리 소자
|
13 |
13
제 1 항에 있어서,상기 반도체 채널 층 및 상기 전도도 강화 층을 포함하는 이중 채널 층과 상기 가변 저항 층은 병렬 연결된 3차원 비휘발성 메모리 소자
|
14 |
14
제 13 항에 있어서,상기 복수의 메모리 셀들 중 선택된 메모리 셀의 게이트 전극에 턴-오프 전압을 인가하고, 상기 복수의 메모리 셀들 중 비선택된 메모리 셀들의 게이트 전극들에 턴-온 전압을 인가하며,상기 턴-오프 전압이 인가된 상기 비선택된 메모리 셀들에서는 상기 이중 채널 층을 통하여 전류가 흐르고, 상기 턴-오프 전압이 인가된 선택된 메모리 셀에서는 상기 전도도 강화 층의 전하들이 상기 반도체 채널 층으로 이동하여 상기 이중 채널 층의 저항이 증가함으로써 상기 병렬 연결된 이중 채널 층 및 가변 저항 층에 흐르는 전류 신호를 변화시키고 상기 선택된 메모리 셀의 상기 가변 저항 층의 저항의 크기를 변화시켜 정보를 저장하는 3차원 비휘발성 메모리 소자
|
15 |
15
기판을 제공하는 단계;상기 기판 상에 절연막과 희생막을 교번하여 반복 적층하는 단계;상기 기판에 평행한 제 1 방향과 상기 제 1 방향과 다른 제 2 방향으로 이격되고, 상기 반복 적층된 절연막과 희생막을 연속적으로 수직 방향으로 관통하는 제 1 홀들을 형성하는 단계;상기 반복 적층된 절연막과 상기 희생막을 관통하는 상기 1 홀들의 내부 측벽 상에 금속 산화물을 포함하는 반도체 채널 층을 형성하는 단계;상기 반도체 채널 층 상부에 가변 저항 층을 형성하는 단계;상기 제 1 방향과 다른 상기 기판에 평행한 제 2 방향으로 정렬된 상기 반도체 채널 층들 사이를 분리하도록, 상기 반복 적층된 절연막과 희생막을 패터닝하여 상기 제 1 방향과 상기 수직 방향으로 확장된 트렌치 영역을 형성하여, 상기 반도체 채널 층들이 관통하는 절연막 패턴과 희생막 패턴의 적층 구조를 형성하는 단계;상기 트렌치 영역을 통해 노출된 상기 적층 구조의 상기 희생막 패턴을 제거하여 적층된 절연막 패턴들 사이로 상기 반도체 채널 층들의 상부 표면이 노출되는 셀 공간들을 형성하는 단계;상기 셀 공간들을 통하여 노출된 상기 반도체 채널 층들의 상기 상부 표면 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막이 형성된 셀 공간들의 적어도 일부를 채우는 도전막을 형성하는 단계를 포함하고,상기 제 1 홀들을 형성한 이후에 전도도 강화 층을 형성하는 단계를 더 포함하는 3차원 비휘발성 메모리 소자의 제조 방법
|
16 |
16
제 15 항에 있어서상기 반도체 채널 층은 In2Ga2ZnO7를 전구체로 하여 형성되는 3차원 비휘발성 메모리 소자의 제조 방법
|
17 |
17
삭제
|
18 |
18
기판을 제공하는 단계;상기 기판 상에 절연막과 도전막을 교번하여 반복 적층하는 단계;상기 기판에 평행한 제 1 방향과 상기 제 1 방향과 다른 제 2 방향으로 이격되고, 상기 반복 적층된 절연막과 도전막을 연속적으로 수직방향으로 관통하는 제 1 홀들을 형성하는 단계;상기 반복 적층된 절연막과 상기 도전막을 관통하는 홀들의 내부 측벽 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 금속 산화물을 포함하는 반도체 채널 층을 형성하는 단계; 및상기 반도체 채널 층 상에 가변 저항 층을 형성하는 단계를 포함하고,상기 도전막을 관통하는 홀들의 내부 측벽 상에 게이트 절연막을 형성한 이후에 전도도 강화 층을 형성하는 단계를 더 포함하는 3차원 비휘발성 메모리 소자의 제조 방법
|
19 |
19
제 18 항에 있어서,상기 반도체 채널 층은 In2Ga2ZnO7를 전구체로 하여 형성되는 3차원 비휘발성 메모리 소자의 제조 방법
|
20 |
20
삭제
|