| 1 |
1
기판위에 메모리 스택들이 배치되는 셀 영역을 구비하는 3차원 적층형 메모리 장치에 있어서,상기 셀 영역에 수직형 메모리 스택들과 수직 상호 연결 구조를 구비하고, 상기 수직 상호 연결 구조는, 상기 셀 영역의 수직 방향을 따라 형성된 비아 홀; 및 상기 비아 홀을 도전성 물질로 채워 이루어진 도전성 기둥(conductive pillar); 을 구비하고, 상기 수직 상호 연결 구조의 하단부는,도전성 배선, 또는 상기 기판에 구비된 도전 영역이나 회로부의 특정 배선 영역과 전기적으로 연결되는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 2 |
2
제1항에 있어서, 상기 셀 영역은 상기 기판위에 게이트와 절연막이 교대로 적층되어 구성된 적층 구조; 및상기 적층 구조의 수직 방향을 따라 관통되도록 구성된 복수 개의 셀 플러그들;을 구비하고, 상기 셀 플러그는 셀 플러그의 내주면으로부터 게이트 절연막 스택 및 채널 형성을 위한 반도체층이 순차적으로 구비된 것을 특징으로 하며,상기 셀 플러그의 중앙은 절연 물질로 채워져 형성된 산화막 기둥을 구비하고, 상기 수직 상호 연결 구조의 상기 비아 홀은 상기 기판위에 구성된 적층 구조를 관통하여 형성되어, 상기 수직 상호 연결 구조의 측면에는 상기 적층 구조의 게이트와 절연막이 교대로 적층되어 배치된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 3 |
3
제2항에 있어서, 상기 셀 영역에는상기 셀 플러그들 및 비아홀의 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 4 |
4
제1항에 있어서, 상기 기판은 반도체 기판으로 이루어지거나,절연물질 기판으로 이루어지며,상기 수직형 메모리 스택은트랩을 포함하는 전하 저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조의 게이트 절연막 스택을 포함하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 5 |
5
제1항에 있어서, 상기 도전성 기둥을 이루는 도전성 물질은, 전기전도성을 갖는 금속 물질, 이원계 및 다원계 합금(alloy), 금속 질화물, 도핑된 반도체, 실리사이드 등 중 하나로 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 6 |
6
제2항에 있어서, 상기 수직 상호 연결 구조는상기 도전성 기둥의 외주면을 감싸도록 구성되어 상기 비아홀의 내주면에 배치된 절연막; 을 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 7 |
7
제2항에 있어서, 상기 수직 상호 연결 구조는상기 비아홀의 내주면으로부터 게이트 절연막 스택, 채널 형성을 위한 반도체층 및 절연막을 순차적으로 구비하고, 상기 절연막은 상기 도전성 기둥의 외주면을 감싸도록 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 8 |
8
제7항에 있어서, 상기 셀 영역에는상기 셀 플러그들 및 비아홀의 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 9 |
9
제1항에 있어서, 상기 수직형 메모리 스택은 상기 기판위에 게이트와 제1 절연막이 교대로 적층되어 구성된 적층 구조; 및상기 적층 구조의 수직 방향을 따라 관통되도록 구성된 복수 개의 셀 플러그들;을 구비하고, 상기 셀 플러그는 셀 플러그의 내주면으로부터 게이트 절연막 스택 및 채널 형성을 위한 반도체층이 순차적으로 구비되고, 상기 셀 플러그의 중앙은 절연 물질로 채워져 형성된 산화막 기둥을 구비하는 것을 특징으로 하고, 상기 수직 상호 연결 구조의 측면은 서로 다른 절연 상수를 갖는 제2 및 제3 절연막이 교대로 적층되어 구성된 절연막 적층 구조를 구비하고,상기 수직 상호 연결 구조의 상기 비아 홀은 상기 절연막 적층 구조를 관통되도록 구비하고,상기 비아홀의 내주면으로부터 반도체층 및 제4 절연막이 순차적으로 구비하며,상기 제4 절연막은 상기 도전성 기둥의 외주면을 감싸도록 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 10 |
10
제1항에 있어서, 상기 수직형 메모리 스택은BiCS (Bit Cost Scalable technology), P-BiCS (Piped-shaped BiCS), TCAT (Terabit Cell Array Transistor) 또는 SMArT (Stacked Memory Array Transistor) 구조를 포함하는 3차원 적층형 메모리 장치
|
| 11 |
11
제1항에 있어서, 상기 셀 영역은 상기 기판위에 게이트와 제1 절연막이 교대로 적층되어 구성된 적층 구조; 및상기 적층 구조의 수직 방향을 따라 관통되도록 형성된 복수 개의 셀 플러그들을 구비하고, 상기 셀 플러그는 셀 플러그의 내주면으로부터 게이트 절연막 스택, 채널 형성을 위한 반도체층 및 제2 절연막을 순차적으로 구비하며, 상기 셀 플러그의 중앙에는 도전성 물질이 채워져 기둥 형상으로 형성된 셀 도전성 전극을 더 구비하는 것을 특징으로 하고,상기 수직 상호 연결 구조의 상기 비아 홀은 상기 기판위에 구성된 적층 구조를 관통하여 형성되어, 상기 수직 상호 연결 구조의 측면에는 게이트와 제1 절연막이 교대로 적층되어 배치된 것을 특징으로 하며,상기 수직 상호 연결 구조는 상기 도전성 기둥의 외주면을 감싸도록 구성되어 상기 비아홀의 내주면에 배치된 제4 절연막; 을 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 12 |
12
제11항에 있어서, 상기 셀 영역에는상기 셀 플러그들 및 비아홀의 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 13 |
13
제12항에 있어서, 상기 수직 상호 연결 구조는상기 비아홀의 내주면으로부터 게이트 절연막 스택, 채널 형성을 위한 반도체층을 순차적으로 더 구비하고, 상기 반도체층은 상기 도전성 기둥의 외주면을 감싸는 상기 제4 절연막의 외주면을 감싸도록 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 14 |
14
제1항에 있어서, 상기 셀 영역은 상기 기판위에 게이트와 제1 절연막이 교대로 적층되어 구성된 적층 구조;상기 기판 하부에 배치된 층간절연막;상기 층간절연막 내에 배치된 에치 정지층; 및상기 적층 구조 및 상기 에치 정치층까지의 수직 방향을 따라 관통되도록 형성된 복수 개의 셀 플러그들을 구비하고, 상기 셀 플러그는 셀 플러그의 내주면으로부터 게이트 절연막 스택, 채널 형성을 위한 반도체층 및 절연막을 순차적으로 구비하며, 상기 셀 플러그의 중앙에는 도전성 물질이 채워져 기둥 형상으로 형성된 셀 도전성 전극을 더 구비하는 것을 특징으로 하고,상기 수직 상호 연결 구조의 상기 비아 홀은 상기 기판위에 구성된 적층 구조를 관통하여 형성되어, 상기 수직 상호 연결 구조의 측면에는 게이트와 제1 절연막이 교대로 적층되어 배치된 것을 특징으로 하며,상기 수직 상호 연결 구조는 상기 도전성 기둥의 외주면을 감싸도록 구성되어 상기 비아홀의 내주면에 배치된 제4 절연막; 을 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 15 |
15
제14항에 있어서, 상기 셀 영역에는상기 셀 플러그들 및 비아홀의 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하고,상기 수직 상호 연결 구조는상기 비아홀의 내주면으로부터 게이트 절연막 스택, 채널 형성을 위한 반도체층을 순차적으로 더 구비하고, 상기 반도체층은 상기 도전성 기둥의 외주면을 감싸는 상기 절연막의 외주면을 감싸도록 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 16 |
16
제1항에 있어서, 상기 셀 영역은 상기 기판위에 표면에 게이트 절연막 스택이 둘러싼 컨트롤 게이트와 전극층이 교대로 적층되어 구성된 적층 구조; 및상기 적층 구조의 수직 방향을 따라 관통되도록 형성된 복수 개의 셀 플러그들을 구비하고, 상기 셀 플러그에는 기판의 수직 방향을 따라 필러 모양으로 형성된 메인 게이트, 메인 게이트의 외주면을 따라 게이트 절연막 스택, 및 상기 게이트 절연막 스택의 외주면을 따라 형성된 채널을 구비하는 것을 특징으로 하고,상기 수직 상호 연결 구조의 상기 비아 홀은 상기 기판위에 구성된 적층 구조를 관통하여 형성되어, 상기 수직 상호 연결 구조의 측면에는 표면에 게이트 절연막 스택이 둘러싼 컨트롤 게이트와 전극층이 교대로 적층되어 배치된 것을 특징으로 하며,상기 셀 영역에는 상기 셀 플러그들 및 비아홀의 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 17 |
17
제16항에 있어서, 상기 수직 상호 연결 구조는상기 비아홀의 내주면으로부터 채널 및 게이트 절연막 스택을 순차적으로 더 구비하고, 상기 비아홀 내부의 게이트 절연막 스택은 상기 도전성 기둥의 외주면을 감싸도록 구성되며, 상기 비아홀의 도전성 기둥은 수직 배선 플러그로 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 18 |
18
제1항에 있어서, 상기 셀 영역은 상기 기판위에 표면에 절연층과 전극층이 교대로 적층되어 구성된 적층 구조; 및상기 적층 구조의 수직 방향을 따라 관통되도록 형성된 복수 개의 셀 플러그들을 구비하고, 상기 셀 플러그에는 기판의 수직 방향을 따라 필러 모양으로 형성된 워드 라인, 상기 워드 라인의 외주면을 따라 게이트 절연막 스택, 및 상기 게이트 절연막 스택의 외주면을 따라 상기 전극층 사이에 형성된 파이프 모양의 채널 형성을 위한 반도체층을 구비하는 것을 특징으로 하고,상기 셀 영역에는 상기 셀 플러그들 사이에 배치되며, 상기 적층 구조의 수직 방향을 따라 관통되도록 형성되고, 내부에 산화물로 채워진 트렌치; 를 더 구비하는 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 19 |
19
제18항에 있어서,상기 수직 상호 연결 구조의 상기 비아 홀은 상기 기판위에 구성된 적층 구조를 관통하여 형성되어, 상기 수직 상호 연결 구조의 측면에는 절연층과 전극층이 교대로 적층되어 배치되되 상기 비아 홀 외주면을 따라 상기 전극층과 사이에 파이프 모양의 채널 형성을 위한 반도체층을 구비하는 것을 특징으로 하고,상기 수직 상호 연결 구조는상기 비아홀의 내주면을 따라 게이트 절연막 스택을 더 구비하고,상기 게이트 절연막 스택은 상기 도전성 기둥의 외주면을 감싸도록 구성되며, 상기 비아홀의 도전성 기둥은 수직 배선 플러그로 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
| 20 |
20
제18항에 있어서, 상기 수직 상호 연결 구조의 상기 비아 홀은상기 기판위에 구성된 적층 구조의 전극층 중 하나를 수직 방향으로 관통하여 형성되어, 상기 비아 홀의 도전성 기둥은 수직 배선 플러그로 구성된 것을 특징으로 하는 3차원 적층형 메모리 장치
|
