| 1 |
1
반도체기판상에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막위에 비정질 실리콘막을 형성하는 단계, 및 상기 비정질 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 2 |
2
반도체기판상에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막위에 다결정 실리콘막을 형성하는 단계, 및 상기 다결정 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 3 |
3
반도체기판상에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 제1다결정 실리콘막을 형성하는 단계, 상기 제1다결정 실리콘막위에 제2다결정 실리콘막을 형성하는 단계, 및 상기 제2다결정 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 4 |
4
제1항에 있어서, 상기 다결정 실리콘막 및 상기 비정질 실리콘막을 LPCVD방법으로 조작온도 550℃ 내지 650℃의 범위와 압력 200 내지 400m Torr의 영역에서 각각 증착하며 그 두께를 각각 2000Å정도로 형성하는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 5 |
5
반도체기판상에 게이트 전극을 형성하는 방법에 있어서, 상기 반도체기판상에 게이트 산화막을 형성하는 단계, 상기 게이트 산화막위에 제1비정질 실리콘막을 형성하는 단계, 상기 제1비정질 실리콘막위에 다결정 실리콘막을 형성하는 단계, 및 상기 다결정 실리콘막위에 제2비정질 실리콘막을 형성하는 단계, 및 상기 제2비정질 실리콘막위에 p형 불순물을 도핑한 후 열처리하는 단계로 구성되는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 6 |
6
제2항에 있어서, 상기 비정질 실리콘막 및 상기 다결정 실리콘막을 LPCVD방법으로 조작온도 550℃ 내지 650℃의 범위와 압력 200 내지 400m Torr의 영역에서 각각 증착하며 그 두께를 각각 2000Å정도로 형성하는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
| 7 |
7
제3항에 있어서, 상기 제1다결정 실리콘막 및 상기 제2다결정 실리콘막을 LPCVD방법으로 조작온도 550℃ 내지 650℃의 범위와 압력 200 내지 400m Torr의 영역에서 각각 증착하며 그 두께를 각각 2000Å정도로 형성하는 것을 특징으로 하는 p+형 게이트 전극의 형성방법
|
