| 1 |
1
반도체 활성층 및 상기 반도체 활성층 상에 직렬 결합된 복수의 메모리 셀들 및 상기 복수의 메모리 셀들 중 선택 메모리 셀에 대해 읽기 동작 및 프로그램 동작을 수행하는 제어 회로를 포함하는 비휘발성 메모리 소자로서, 각각의 메모리 셀은, 상기 반도체 활성층 상의 상유전층, 상기 상유전층 상에 적층되는 강유전층 및 상기 상유전층과 상기 강유전층 사이의 계면에 배치되고 전하 트랩 사이트를 갖는 유전체 스택; 및 상기 강유전층 상의 제어 게이트 전극을 포함하는 게이트 구조를 가지며,상기 제어 회로는, 상기 선택 메모리 셀에 대하여 읽기 동작 시, 상기 선택 메모리 셀과 비트라인을 공유하는 적어도 하나의 비선택 메모리 셀을 턴온하도록 상기 비선택 메모리 셀의 강유전층 내의 분극을 반전시키되, 상기 비선택 메모리 셀의 전하 트랩 사이트 내의 전하들은 트랩을 유지함으로써 상기 선택 메모리 셀에 대하여 읽기 동작 완료 시, 상기 강유전층의 탈분극 현상에 의해 상기 강유전층 내의 반전된 분극이 이전 분극으로 회복되는 비휘발성 강유전체 메모리 소자
|
| 2 |
2
제 1 항에 있어서, 상기 메모리 셀의 서브문턱 subthreshold swing; SS) 값은 60 mV/dec 이하의 크기를 갖는 비휘발성 강유전체 메모리 소자
|
| 3 |
3
제 1 항에 있어서, 상기 제어 회로는, 상기 전하 트랩 사이트에 트랩된 전하의 2 가지 극성에 각각 대응하여 소거 상태 및 프로그램 상태 중 어느 하나를 할당하는 비휘발성 강유전체 메모리 소자
|
| 4 |
4
제 1 항에 있어서,상기 전하 트랩 사이트는 상기 전하 트랩 사이트에 트랩된 전하에 의해 상기 강유전층의 네거티브 캐패시턴스 효과를 발생시키는 비휘발성 강유전체 메모리 소자
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제 3 항에 있어서, 상기 제어 회로는, 상기 선택 메모리 셀에 대하여 프로그램 동작 시, 상기 선택 메모리 셀의 강유전층 내의 분극을 반전시키되, 상기 선택 메모리 셀의 전하 트랩 사이트 내의 전하들을 상기 선택 메모리 셀의 반도체 활성층의 채널로 이동시키고, 상기 선택 메모리 셀의 반도체 활성층의 채널 내의 다른 전하들을 상기 전하 트랩 사이트에 트랩시키는 비휘발성 강유전체 메모리 소자
|
| 8 |
8
제 1 항에 있어서, 상기 메모리 셀의 전달 특성은 소거 상태의 제 1 전압 전류 곡선과 프로그램 상태의 제 2 전압 전류 곡선으로 표시되며, 상기 제어 회로는 상기 읽기 동작 동안 상기 선택 메모리 셀의 제어 게이트 전극에 읽기 전압을 인가하고, 상기 선택 메모리 셀과 비트라인을 공유하는 적어도 하나의 비선택 메모리 셀의 제어 게이트 전극에 패스 전압을 인가하고, 상기 읽기 전압은 상기 제 1 전압 전류 곡선으로부터 정의되는 제 1 문턱 전압과 상기 제 2 전압 전류 곡선으로부터 정의되며 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압 사이의 전압으로 결정되고, 상기 패스 전압은 상기 제 2 전압 전류 곡선이 중첩되는 중첩 영역 내의 전압으로 결정되는 비휘발성 강유전체 메모리 소자
|
| 9 |
9
제 8 항에 있어서, 상기 제어 회로는 상기 프로그램 동작 시 상기 선택 메모리 셀의 제어 게이트 전극에 프로그램 전압을 인가하고, 상기 프로그램 전압은, 상기 중첩 영역 내에서 상기 패스 전압 보다 큰 전압으로 결정되는 비휘발성 강유전체 메모리 소자
|
| 10 |
10
제 1 항에 있어서, 상기 강유전층은, 산화물 강유전체, 불화물 강유전체, 강유전체 반도체 또는 고분자 강유전체 중 적어도 어느 하나를 포함하는 비휘발성 강유전체 메모리 소자
|
| 11 |
11
제 1 항에 있어서, 상기 상유전층과 상기 강유전층은 동일한 결정 구조를 갖는 비휘발성 강유전체 메모리 소자
|
| 12 |
12
제 11 항에 있어서, 상기 결정 구조는 페로브스카이트, 플루오라이트 또는 층상 구조인 비휘발성 강유전체 메모리 소자
|
| 13 |
13
제 1 항에 있어서, 상기 상유전층을 통한 상기 전하 트랩 사이트와 상기 반도체 활성층의 채널 사이의 전하 교환 시간이 읽기 동작의 시간(reading time)보다 긴 비휘발성 강유전체 메모리 소자
|
| 14 |
14
제 1 항에 있어서, 상기 강유전층의 두께는 1 ㎚ 내지 100 ㎚ 범위를 갖는 비휘발성 강유전체 메모리 소자
|
| 15 |
15
제 1 항에 있어서, 상기 상유전층의 두께는 1 ㎚ 내지 100 ㎚ 범위를 갖는 비휘발성 강유전체 메모리 소자
|
| 16 |
16
반도체 활성층 상의 상유전층, 상기 상유전층 상에 적층되는 강유전층 및 상기 상유전층과 상기 강유전층 사이의 계면에 배치되어 트랩된 전하에 의해 상기 강유전층의 네거티브 캐패시턴스 효과를 발생시키는 전하 트랩 사이트를 갖는 유전체 스택 및 상기 강유전층 상의 제어 게이트 전극을 포함하는 복수의 메모리 셀들을 포함하는 비휘발성 메모리 소자의 구동 방법에 있어서, 상기 복수의 메모리 셀들 중 하나의 메모리 셀을 선택하는 단계; 상기 선택하는 단계에서 선택된 선택 메모리 셀과 비트라인을 공유하는 적어도 하나의 비선택 메모리 셀의 게이트 전극에 패스 전압을 인가하여 상기 비선택 메모리 셀을 턴온시키고, 상기 비선택 메모리 셀의 강유전층 내의 분극을 반전시키는 단계; 및상기 패스 전압이 제거되는 경우, 상기 트랩된 전하는 트랩을 유지하고, 상기 강유전층에 탈분극 현상을 유도함으로써 상기 강유전층 내의 반전된 분극을 이전 분극으로 회복시키는 단계를 포함하는 비휘발성 강유전체 메모리 소자의 구동 방법
|
| 17 |
17
제 16 항에 있어서,상기 전하 트랩 사이트는 상기 전하 트랩 사이트에 트랩된 전하에 의해 상기 강유전층의 네거티브 캐패시턴스 효과를 발생시키는 비휘발성 강유전체 메모리 소자의 구동 방법
|
| 18 |
18
삭제
|
| 19 |
19
제 16 항에 있어서, 상기 선택 메모리 셀의 강유전층 내의 분극을 반전시키는 단계; 및상기 선택 메모리 셀의 전하 트랩 사이트 내의 전하들을 상기 선택 메모리 셀의 반도체 활성층의 채널로 이동시키고, 상기 선택 메모리 셀의 반도체 활성층의 채널 내의 다른 전하들을 상기 전하 트랩 사이트에 트랩 시키도록 하는 터널 스위치 단계를 더 포함하는 비휘발성 강유전체 메모리 소자의 구동 방법
|
