맞춤기술찾기
이전대상기술
단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이
- 기술번호 : KST2014058652
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 종래 핀펫 구조에서, 담장형 반도체를 2개의 쌍둥이 핀으로 분리시킴으로써, 집적도를 높일 수 있음은 물론, 이웃 셀간의 간섭을 근본적으로 막을 수 있고, 게이트 전극을 채널 영역과 소스 또는 드레인 영역 사이에 형성되는 공핍 영역 상에 형성함으로써, GIDL에 의한 메모리 동작으로 종래 낸드 플래시 메모리 어레이에서 필수적으로 요구되었던 GSL 및 CSL을 제거하여, 집적도를 획기적으로 높일 수 있는 비휘발성 메모리의 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이를 제공한다. |
|---|---|
| Int. CL | H01L 27/115 (2017.01.01) H01L 21/8247 (2006.01.01) |
| CPC | H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) |
| 출원번호/일자 | 1020120008700 (2012.01.30) |
| 출원인 | 서울대학교산학협력단 |
| 등록번호/일자 | 10-1287364-0000 (2013.07.12) |
| 공개번호/일자 | |
| 공고번호/일자 | (20130719) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.01.30) |
| 심사청구항수 | 14 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 대한민국 | 서울특별시 관악구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 이종호 | 대한민국 | 서울 서초구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서울대학교산학협력단 | 서울특별시 관악구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.01.30 | 수리 (Accepted) | 1-1-2012-0072251-71 |
| 2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 3 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.05.03 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 Report of Prior Art Search |
2013.06.05 | 수리 (Accepted) | 9-1-2013-0042441-90 |
| 5 | 등록결정서 Decision to grant |
2013.07.10 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0479356-26 |
| 6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체 기판에 돌출되어 일 방향으로 소정의 길이를 갖도록 형성된 담장형 반도체에 둘 이상의 셀 소자가 직렬로 형성되어 셀 스트링을 이루되,상기 셀 스트링의 일단은 상기 담장형 반도체의 일단에 형성된 스트링 선택 트랜지스터를 통하여 외부와 전기적으로 연결되고,상기 셀 스트링의 타단은 외부와 전기적으로 연결되지 않아 플로팅된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 2 |
2 제 1 항에 있어서,상기 담장형 반도체는 길이방향으로 상부로부터 일정 깊이로 분리되어 쌍둥이 핀으로 형성되고,상기 쌍둥이 핀은 각각 상기 둘 이상의 셀 소자 및 상기 스트링 선택 트랜지스터의 각 게이트 전극 아래에 채널 영역을 사이에 두고 상기 채널 영역과 반대 유형의 불순물 도핑층으로 소스 및 드레인 영역이 상기 담장형 반도체의 길이 방향으로 복수 개 형성된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 3 |
3 제 2 항에 있어서,상기 게이트 전극은 상기 채널 영역과 상기 소스 영역 사이에 형성되는 공핍 영역 및 상기 채널 영역과 상기 드레인 영역 사이에 형성되는 공핍 영역 중 적어도 어느 하나의 상부에 형성된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 4 |
4 제 2 항에 있어서,상기 쌍둥이 핀은 내부에 채워진 분리 절연막으로 분리되고,상기 분리 절연막은 상기 쌍둥이 핀보다 돌출되어 형성된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 5 |
5 제 2 항에 있어서,상기 쌍둥이 핀은 내부 양 측면으로 절연막이 형성되고, 상기 절연막 사이에 차폐전극으로 채워진 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 6 |
6 제 5 항에 있어서,상기 차폐전극은 상기 반도체 기판과 일체로 형성된 상기 담장형 반도체에 전기적으로 연결된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 7 |
7 제 6 항에 있어서,상기 차폐전극은 상기 담장형 반도체와 동일한 유형의 불순물이 도핑된 반도체 물질 또는 도전성 물질로 형성된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 8 |
8 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,상기 둘 이상의 셀 소자의 각 게이트 전극은 전하저장층을 포함한 게이트 절연막 스택을 사이에 두고 상기 담장형 반도체의 길이 방향과 교차 되게 형성되고,상기 전하저장층은 질화막, 금속산화물, 나노입자 및 도전성 물질 중에서 선택된 어느 하나로 구성된 것을 특징으로 하는 비휘발성 메모리의 셀 스트링 |
| 9 |
9 반도체 기판에 일 방향으로 소정의 길이를 갖도록 형성된 복수 개의 셀 스트링들과, 상기 각 셀 스트링을 교차하며 형성된 복수 개의 워드 라인들과, 상기 각 셀 스트링의 일단과 전기적으로 연결된 복수 개의 비트 라인들과, 상기 각 셀 스트링을 선택하기 위한 하나 또는 그 이상의 스트링 선택 라인을 포함하여 구성된 낸드 플래시 메모리 어레이에 있어서,상기 각 셀 스트링은 상기 반도체 기판에 돌출된 담장형 반도체에 형성되고,상기 스트링 선택 라인은 상기 복수 개의 워드 라인들의 적어도 일측에서 상기 담장형 반도체를 교차하며 형성되고,상기 각 비트 라인은 상기 스트링 선택 라인의 일측으로 나온 상기 각 셀 스트링의 일단에 전기적으로 연결되고,상기 각 셀 스트링의 타단은 외부와 전기적으로 연결되지 않아 플로팅된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 10 |
10 제 9 항에 있어서,상기 담장형 반도체는 상기 반도체 기판에 일정 간격으로 복수 개 돌출되고, 각각 길이방향으로 상부로부터 일정 깊이로 분리되어 형성된 쌍둥이 핀으로 형성되고,상기 각 쌍둥이 핀 사이에는 내부 양 측면으로 절연막을 사이에 두고 각 셀 소자에 차폐전극을 구성하는 차폐라인이 더 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 11 |
11 제 10 항에 있어서,상기 차폐라인은 상기 반도체 기판과 전기적으로 연결된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 12 |
12 제 10 항에 있어서,상기 복수 개의 워드 라인들 사이의 상기 각 쌍둥이 핀에는 상기 각 쌍둥이 핀에 형성되는 채널영역과 반대 유형의 불순물 도핑층이 형성되고,상기 불순물 도핑층은 상기 각 워드 라인과 일부 겹치도록 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 13 |
13 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,상기 스트링 선택 라인은 상기 복수 개의 워드 라인들의 일측에서 하나로 형성된 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 14 |
14 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,상기 스트링 선택 라인은 상기 복수 개의 워드 라인들의 양측에서 2개 형성되고, 상기 각 비트 라인은 상기 각 스트링 선택 라인을 번갈아 가며 상기 각 스트링 선택 라인의 일측으로 나온 상기 각 셀 스트링의 일단에 연결되는 것을 특징으로 하는 낸드 플래시 메모리 어레이 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 국가 R&D 정보가 없습니다. |
|---|
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1287364-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20120130 출원 번호 : 1020120008700 공고 연월일 : 20130719 공고 번호 : 특허결정(심결)연월일 : 20130710 청구범위의 항수 : 14 유별 : H01L 27/115 발명의 명칭 : 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 295,500 원 | 2013년 07월 12일 | 납입 |
| 제 4 년분 | 금 액 | 243,600 원 | 2016년 02월 04일 | 납입 |
| 제 5 년분 | 금 액 | 243,600 원 | 2017년 06월 26일 | 납입 |
| 제 6 년분 | 금 액 | 174,000 원 | 2018년 06월 20일 | 납입 |
| 제 7 년분 | 금 액 | 334,960 원 | 2019년 09월 02일 | 납입 |
| 제 8 년분 | 금 액 | 325,480 원 | 2020년 07월 15일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.01.30 | 수리 (Accepted) | 1-1-2012-0072251-71 |
| 2 | 출원인정보변경(경정)신고서 | 2013.01.14 | 수리 (Accepted) | 4-1-2013-5007213-54 |
| 3 | 선행기술조사의뢰서 | 2013.05.03 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 | 2013.06.05 | 수리 (Accepted) | 9-1-2013-0042441-90 |
| 5 | 등록결정서 | 2013.07.10 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0479356-26 |
| 6 | 출원인정보변경(경정)신고서 | 2015.03.17 | 수리 (Accepted) | 4-1-2015-5033829-92 |
| 7 | 출원인정보변경(경정)신고서 | 2015.05.13 | 수리 (Accepted) | 4-1-2015-5062924-01 |
| 8 | 출원인정보변경(경정)신고서 | 2019.05.13 | 수리 (Accepted) | 4-1-2019-5093546-10 |
| 9 | 출원인정보변경(경정)신고서 | 2019.05.23 | 수리 (Accepted) | 4-1-2019-5101798-31 |
| 10 | 출원인정보변경(경정)신고서 | 2019.08.02 | 수리 (Accepted) | 4-1-2019-5154561-59 |
| 기술번호 | KST2014058652 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서울대학교 |
| 기술명 | 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이 |
| 기술개요 |
본 발명은 종래 핀펫 구조에서, 담장형 반도체를 2개의 쌍둥이 핀으로 분리시킴으로써, 집적도를 높일 수 있음은 물론, 이웃 셀간의 간섭을 근본적으로 막을 수 있고, 게이트 전극을 채널 영역과 소스 또는 드레인 영역 사이에 형성되는 공핍 영역 상에 형성함으로써, GIDL에 의한 메모리 동작으로 종래 낸드 플래시 메모리 어레이에서 필수적으로 요구되었던 GSL 및 CSL을 제거하여, 집적도를 획기적으로 높일 수 있는 비휘발성 메모리의 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이를 제공한다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345196654 |
|---|---|
| 세부과제번호 | 과C6A1604 |
| 연구과제명 | 정보기술사업단 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 서울대학교 |
| 성과제출연도 | 2012 |
| 연구기간 | 200603~201302 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1711004089 |
|---|---|
| 세부과제번호 | 2012M3A6A6054186 |
| 연구과제명 | 초저전력 초소형 나노소자 및 재구성 가능 3차원 집적 시스템 |
| 성과구분 | 등록 |
| 부처명 | 미래창조과학부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2013 |
| 연구기간 | 201109~202008 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130147924] | 실리콘 집적가능한 게르마늄 기반의 높은 정공이동도를 갖는 트랜지스터 | 새창보기 |
|---|---|---|
| [1020130092703] | 반도체 소자 및 그 제조 방법 | 새창보기 |
| [1020130077821] | 저항 변화를 기반으로 한 나노 스케일의 전자기계적 구조의 스위치 소자 | 새창보기 |
| [1020130034277] | 게르마늄 전기발광소자 및 그 제조방법 | 새창보기 |
| [1020120141068] | 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터 | 새창보기 |
| [1020120134424] | 독립적 ＭＰＰＴ가 가능한 단상 계통 연계형 인버터 장치 및 그 제어 방법 | 새창보기 |
| [1020120133266] | 무선 센서 네트워크의 자가구성 시스템 및 이를 이용한 무선 센서 네트워크의 자가구성 방법 | 새창보기 |
| [1020120132765] | ＲＦ 스퍼터링을 이용한 질화물계 반도체 소자의 제조 방법 | 새창보기 |
| [1020120132757] | 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 | 새창보기 |
| [1020120132532] | 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법 | 새창보기 |
| [1020120132510] | 트래픽 분류 장치 및 방법 | 새창보기 |
| [1020120131149] | 분산서비스거부 공격 탐지 방법 및 시스템 | 새창보기 |
| [1020120131148] | 트래픽 분석 장치 및 방법 | 새창보기 |
| [1020120131147] | 이기종 네트워크의 공존 방법 및 이를 위한 신호 전송기 | 새창보기 |
| [1020120118886] | 적층 다이내믹 램 | 새창보기 |
| [1020120063601] | 산화갈륨을 이용한 질화물계 반도체 소자 | 새창보기 |
| [1020120062601] | 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120047866] | 능동형 인공 홍채 및 그 제조 방법 | 새창보기 |
| [1020120008700] | 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이 | 새창보기 |
중요키워드
| [KST2016009033][서울대학교] | 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법(RESISTIVE RANDOM ACCESS MEMORY DEVICE HAVING NANO-SCALE TIP, MEMORY ARRAY USING THE SAME AND FABRICATION METHOD THEREOF) | 새창보기 |
|---|---|---|
| [KST2015159288][서울대학교] | 상변화 메모리 셀 및 그의 제조 방법 | 새창보기 |
| [KST2015159625][서울대학교] | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | 새창보기 |
| [KST2015159989][서울대학교] | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | 새창보기 |
| [KST2015159788][서울대학교] | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | 새창보기 |
| [KST2015137540][서울대학교] | 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [KST2017007743][서울대학교] | 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device) | 새창보기 |
| [KST2015135007][서울대학교] | 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160753][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법 | 새창보기 |
| [KST2015159156][서울대학교] | 상변화 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2016016716][서울대학교] | 저항 변화 메모리 소자(Resistive random access memory) | 새창보기 |
| [KST2015159958][서울대학교] | 수직채널에 더블 스플릿 게이트를 갖는 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015159071][서울대학교] | 복수개의 도핑층을 갖는 전하트랩 메모리 셀을 이용한 낸드 플래시 메모리 어레이 및 그 동작방법 | 새창보기 |
| [KST2015135300][서울대학교] | 칼코제나이드계 박막 증착방법 | 새창보기 |
| [KST2015160002][서울대학교] | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | 새창보기 |
| [KST2015136740][서울대학교] | 비트라인의 커패시턴스 차이를 줄이기 위한 3차원 채널 적층형 낸드 플래시 메모리 어레이 | 새창보기 |
| [KST2015160451][서울대학교] | 수직채널 이중 게이트 구조를 갖는 메모리 셀 | 새창보기 |
| [KST2015159369][서울대학교] | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 | 새창보기 |
| [KST2015160721][서울대학교] | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 | 새창보기 |
| [KST2015160911][서울대학교] | 상변화 메모리 소자 및 그의 제조방법 | 새창보기 |
| [KST2015160069][서울대학교] | 저항변화기록소자 및 그 제조방법 | 새창보기 |
| [KST2015142970][서울대학교] | 전자이주 효과를 이용한 메모리 셀 | 새창보기 |
| [KST2015136779][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
| [KST2016016184][서울대학교] | 생흡수성 및 생분해성 물질로 제조되는 비휘발성 저항 기억 소자(Bioresorbable and Biodegradable non-volatile resistive memory device) | 새창보기 |
| [KST2015159048][서울대학교] | 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 | 새창보기 |
| [KST2015159333][서울대학교] | 다중 비트 상변화 메모리 소자의 단위 셀 | 새창보기 |
| [KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
| [KST2015135702][서울대학교] | 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법 | 새창보기 |
| [KST2015160224][서울대학교] | 전하트랩 플래시 기억소자 및 그 제조방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|