| 1 |
1
다중비트 비휘발성 메모리의 제조 방법에 있어서, (a) 실리콘 기판에 제1 절연막을 형성하고 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의구형물질을 단층으로 형성하는 단계; (b) 상기 형성된 구형물질의 공극 사이에 금속을 수직 증착하는 단계; (c) 상기 구형물질을 식각하는 리프트 오프 공정을 통하여 형성된 금속 나노점을 제1 절연막 위에 패터닝하는 단계; (d) 상기 패터닝 된 금속 나노점 위에 제2 절연막을 증착하는 단계; (e) 상기 제2 절연막 위에 게이트 전극을 형성하는 단계; 및 (f) 소스/드레인 영역 형성을 위하여 불순물을 주입한 후 트랜지스터 제조공정을 이용하여 비휘발성 메모리를 제조하는 단계; 를 포함하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 (a)단계에서 구형물질은 폴리스틸렌 비드 또는 자기정렬단분자층(SAM; self-assembled monolayer)인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 3 |
3
제2항에 있어서, 상기 자기정렬단분자층의 헤드(Head)의 크기를 조절하여 나노점의 크기와 나노점의 간격을 조절하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 4 |
4
제1항에 있어서, 상기 (a)단계에서 구형물질은 오버행(Overhang)구조를 갖도록 형성되는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 5 |
5
제1항에 있어서, 상기 제1 절연막 또는 제2 절연막은 게이트 유전막 또는 산화막/질화막/산화막(ONO; Oxide/Nitride/Oxide) 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 6 |
6
제3항에 있어서, 상기 폴리스틸렌 비드는 직경이 20nm 이하인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 7 |
7
제1항에 있어서, 상기 (b)단계의 수직 증착은 증공증착(evaporator), 스퍼터(sputter), 전자빔증착법(EBD; Electron Beam Deposition) 또는 펄스레이저증착법(PLD; pulsed laser deposition)중 어느 하나인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 8 |
8
제5항에 있어서, 상기 수직 증착시 실리콘 기판과 그 위에 증착되는 금속 나노점의 각도를 변화시켜 수직 증착의 경우에 비하여 2배 이상의 수의 금속 나노점 패턴을 형성하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 9 |
9
제1항에 있어서, 상기 (c)단계에서 상기 구형물질의 식각용액은 유기용제인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 10 |
10
제1항에 있어서, 상기 (f)단계의 트랜지스터는 평면단일게이트(planar single-gate) 전계 효과 트랜지스터 구조 또는 수직다중게이트(vertical multi-gate) 전계 효과 트랜지스터 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 11 |
11
제1항에 있어서, 상기 (f)단계의 트랜지스터는 동일한 일함수(work-function) 또는 서로 다른 일함수를 갖는 게이트를 갖는 다중게이트 전계 효과 트랜지스터 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 12 |
12
상기 제1항 내지 11항 중 어느 한 항의 제조방법에 의하여 제조된, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자
|
| 13 |
13
다중비트 비휘발성 메모리의 제조 방법에 있어서, (a) 실리콘 기판에 제1 절연막을 형성하고 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의구형물질을 단층으로 형성하는 단계; (b) 상기 형성된 구형물질의 공극 사이에 금속을 수직 증착하는 단계; (c) 상기 구형물질을 식각하는 리프트 오프 공정을 통하여 형성된 금속 나노점을 제1 절연막 위에 패터닝하는 단계; (d) 상기 패터닝 된 금속 나노점 위에 제2 절연막을 증착하는 단계; 및 (e) 상기 제2 절연막 위에 게이트 전극을 형성하는 단계; 를 포함하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 14 |
14
상기 제13항의 제조방법에 의하여 제조된, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자
|
| 15 |
15
다중비트 비휘발성 메모리의 제조 방법에 있어서, (a) 실리콘 기판에 제1 절연막을 형성하고 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의 제1 구형물질을 단층으로 형성하는 단계; (b) 상기 형성된 제1 구형물질을 마스크로 하여 제1 금속을 수직 증착하는 단계; (c) 상기 제1 구형물질을 식각하는 리프트 오프(lift-off)공정을 통하여 제1 금속 나노점을 제1 절연막 위에 패터닝 하는 단계; (d) 상기 패터닝된 제1 금속 나노점 위에 제2 절연막을 증착하는 단계; (e) 상기 제2 절연막 위에 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의 제2 구형물질을 단층으로 형성하는 단계; (f) 상기 형성된 제2 구형물질을 마스크로 제2 금속을 수직 증착하는 단계; (g) 제2 구형물질을 식각하는 리프트 오프 공정을 통하여 제2 금속 나노점을 제2 절연막 위에 패터닝 하는 단계; (h) 상기 패터닝 된 제2 금속 나노점 위에 제어 유전막을 증착하는 단계; (i) 상기 제어 유전막 위에 게이트 전극을 형성하는 단계; 및 (j) 소스/드레인 영역 형성을 위하여 불순물 주입을 한 후 트랜지스터 제작공정을 이용하여 비휘발성 메모리를 제작하는 단계; 를 포함하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 16 |
16
제15항에 있어서, 상기 제1 구형물질과 제2 구형물질은 폴리스틸렌 비드 또는 자기정렬단분자층(SAM; self-assembled monolayer)인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 17 |
17
제15항에 있어서, 상기 자기정렬단분자층의 헤드(Head)의 크기를 조절하여 나노점의 크기와 나노점의 간격을 조절하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 18 |
18
제15항에 있어서, 상기 제1 구형물질 및 상기 제2 구형물질은 오버행(Overhang)구조를 갖도록 형성되는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 19 |
19
제15항에 있어서, 상기 제1 절연막 또는 제2 절연막은 게이트 유전막 또는 산화막/질화막/산화막(ONO; Oxide/Nitride/Oxide) 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 20 |
20
제15항에 있어서, 상기 (b)단계에서 수직 증착은 증공증착(evaporator), 스퍼터(sputter), 전자빔증착법(EBD; Electron Beam Deposition) 또는 펄스레이저증착법(PLD; pulsed laser deposition)중 어느 하나인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 21 |
21
제15항에 있어서, 상기 수직 증착시 실리콘 기판과 그 위에 증착되는 금속 나노점의 각도를 변화시켜 수직 증착의 경우에 비하여 2배 이상의 수의 금속 나노점 패턴을 형성하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 22 |
22
제15항에 있어서, 상기 (c)단계 및 (g)단계에서 상기 구형물질의 식각용액은 유기용제인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 23 |
23
제15항에 있어서, 상기 (h)단계에서 제어 유전막은 게이트 유전막 또는 산화막/질화막/산화막(ONO; Oxide/Nitride/Oxide) 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 24 |
24
제15항에 있어서, 상기 (j)단계에서 평면단일게이트(planar single-gate) 전계 효과 트랜지스터 구조 또는 수직다중게이트(vertical multi-gate) 전계 효과 트랜지스터 구조를 이용하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 25 |
25
제15항에 있어서, 상기 (j)단계에서 동일한 일함수(work-function) 또는 서로 다른 일함수를 갖는 게이트를 이용하는 다중게이트 전계 효과 트랜지스터 구조인, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 26 |
26
상기 제15항 내지 20항 중 어느 한 항의 제조방법에 의하여 제조된, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자
|
| 27 |
27
다중비트 비휘발성 메모리의 제조 방법에 있어서, (a) 실리콘 기판에 제1 절연막을 형성하고 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의 제1 구형물질을 단층으로 형성하는 단계; (b) 상기 형성된 제1 구형물질을 마스크로 하여 제1 금속을 수직 증착하는 단계; (c) 상기 제1 구형물질을 식각하는 리프트 오프(lift-off)공정을 통하여 제1 금속 나노점을 제1 절연막 위에 패터닝 하는 단계; (d) 상기 패터닝된 제1 금속 나노점 위에 제2 절연막을 증착하는 단계; (e) 상기 제2 절연막 위에 금속 나노점에 대하여 에지 선택도(etch selectivity)가 높으며 리프트 오프(lift-off)에 유리한 나노미터 크기의 제2 구형물질을 단층으로 형성하는 단계; (f) 상기 형성된 제2 구형물질을 마스크로 제2 금속을 수직 증착하는 단계; (g) 제2 구형물질을 식각하는 리프트 오프 공정을 통하여 제2 금속 나노점을 제2 절연막 위에 패터닝 하는 단계; (h) 상기 패터닝 된 제2 금속 나노점 위에 제어 유전막을 증착하는 단계; 및 (i) 상기 제어 유전막 위에 게이트 전극을 형성하는 단계; 를 포함하는, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자의 제조 방법
|
| 28 |
28
상기 제27항의 제조방법에 의하여 제조된, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자
|
| 29 |
28
상기 제27항의 제조방법에 의하여 제조된, 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리 소자
|
